支持多模浮点乘加器的设计与实现

《支持多模浮点乘加器的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、圏爲聲械ｆ似專硕女学位论文胃雜Ｉ支持多模浮点乘加器的设计与实现Ｉ作者姓名刘亚光ｂ学校导师姓名＇职称宋建军副教按｜｜企业导师姓名＇职務姚涛赢工申请学位类别工程硕丰Ｚｌｍｂｂｂｆ１＾？／：Ｊ西安电予科技大学学位论文独创性域创新性）声明秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在导师指导下进行的研巧工作及取得的研究成果。尽我所知，除了文中特别加示注和致谢中所罗列的内容Ｗ外，论文中不包含其他人己经发表或撰写过的研巧成果；也不包含

2、为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料一。与我同工作的同事对本研究所做的任何贡献均己在论文中作了明确的说明并表示了谢意。一切法律责任学位论文若有不实之处，本人承担。本人答名；别辛Ａ，曰親心叫Ｉ西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即；研巧生在校攻读学位期间论文工作的知识产权属于西安电子科技大学。学校有权保留送交论文的复印件，允许查阅、借阅论文；学校可公布论文的全部或部分内容，允许采用影印、缩印或其它复

3、制手段保存论文。同时本人保证，结合学位论文研究成果完成的论文、发保密明专利等成果，署名单位为西安电子科技大学。本人的签学位论文在＿年解密后适用本授权书。名：刮寺．若ｙ导师签名；日期；乂日期：学校代码10701学号1311122931分类号TN4密级公开西安电子科技大学硕士学位论文支持多模浮点乘加器的设计与实现作者姓名：刘亚光领域：软件工程学位类别：工程学校导师姓名、职称：宋建军副教授企业导师姓名、职称：姚涛高工学院：微电子学院提交日期：2016年1月TheDesignandImplementat

4、ionofMultiple-PrecisionFloating-PointMultiply-AddFusedUnitAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinSoftwareEngineeringByLiuYaguangSupervisor:SongJianjunAssociateProfessorYaoTaoSeniorEngineerJanuary2016摘要摘要由于近年来科学计

5、算和多媒体技术的广泛应用，我们对微处理器的浮点运算单元(FPU）的性能要求也越来越高。浮点融合乘加单元是FPU的关键部件之一，因此，设计具有高性能的浮点融合乘加单元也是我们的追求目标。浮点融合乘加单元是将浮点的乘法操作和加法操作合并为一步操作。由于省略了中间的舍入步骤，浮点的计算精度得到了很大的提升。本文以传统的浮点融合乘加单元为基础，设计实现了一种新型的支持多模的浮点融合乘加单元。在IEEE-754浮点标准下，本设计通过采用SIMD单指令多数据流技术，可以支持实现一个双精度浮点融合乘加运算或两个并行的单精度浮点融合乘加运算

6、。本文所设计的浮点融合乘加单元以常用的定点加法和乘法理论为基础，在传统的浮点融合乘加结构上将取反阶段移至移位对阶之前，提出了本设计的总体架构与数据算法流程，并以此为基础详细说明了指数处理、移位对阶、尾数乘法和前导零计算等模块的具体原理与设计思路。本文主要对传统设计进行了以下两方面的改进：一、在面积上，设计以传统的双精度浮点融合乘加单元的主要模块为基础，通过修改添加控制信号使之达到对两个单精度的支持，如重新设计的移位对阶模块既可以支持双精度的161-bit的移位也可以同时支持两个单精度的74-bit的移位，尾数乘法模块也通过分

7、割共享部分积矩阵的方式实现一个53×53或两个24×24的定点无符号数乘法运算。这种在原有双精度模块基础上通过控制信号置零多余数据的方式虽然可能会稍微增大运算的延迟，但是却能大大降低模块的的面积要求，获得了硬件资源的共享。二、在时延上，部分积压缩阶段使用了4-2压缩器。相比传统的CSA压缩电路延迟更小压缩效率更高。前导零计算模块使用了并行探查纠错的技术，可以在尾数加法得到结果之前计算出需要移位的数量，从了避免了增加关键路径的时延。采用了两级的规格化移位方法，第一级根据控制实现固定的移位，第二级根据前导零计算结果实现变量移位。

8、这样的设计缩短了操作数的字长，也减少了前导零模块和规格化移位的时间延迟。设计采用三级流水的方式，使用VHDL语言实现了RTL级代码的编写。在TSMC的0.18微米的CMOS标准单元库下，使用Synopsys公司的DesignCompiler进行了综合。综合面积为728588平方微米，每级最