1024点浮点fft处理器的研究与实现

1024点浮点fft处理器的研究与实现

ID:33545503

大小:5.45 MB

页数:73页

时间:2019-02-27

1024点浮点fft处理器的研究与实现_第1页
1024点浮点fft处理器的研究与实现_第2页
1024点浮点fft处理器的研究与实现_第3页
1024点浮点fft处理器的研究与实现_第4页
1024点浮点fft处理器的研究与实现_第5页
资源描述:

《1024点浮点fft处理器的研究与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、摘要FF,r处理器在语音识别、图像处理和频谱分析等有着广泛的应用,在OFDM系统中各子载波的调制解调采用一个实时的快速傅里时变换FFT处理器来实现,在OFDM系统中数据传输的速率一般是在6Mbps到155Mbps之间,在速度上对FF,r处理器提出了很高的要求。随着集成电路制造水平的不断进步,自主研发的高性能FFT处理器成为可能,根据项目要求,对专用FFT实现方法进行研究,通过选用不同硬件结构,在综合考虑硬件特性和满足系统设计要求的前提下,采用ASIC设计方法学进行设计,设计自由度大,也能够很好地符合SOC

2、片上系统的设计要求。论文采用自顶向下的设计方法设计了1024点的浮点数傅里叶变换FFT处理器,在RTL级给出了完整的设计描述,编写测试平台对于每个模块都进行了前仿真和时序分析,基于DC完成ASIC综合和时序约束,在顶层完成功能验证和随机性测试,得到的结果和由C语言搭建的仿真模块进行比较和对照,在Matlab中进一步验证,最后应用于OFDM系统当中。设计和验证过程中主要的创新点有:采用CSA进位保留加法器加速浮点数加法运算和浮点数乘法运算,蝶形运算单元采用纯组合逻辑设计,综合时认为是一条长周期路径,占用3个

3、时钟周期的计算时间;各级旋转因子表大小不同,节省ROM的存储空间,RAM采用双口RAM设计,可以同时读写,增加一个RAM完成信号,用于实现蝶形单元的迭代控制;每一个中间级采用双状态机加计数器对运算进行控制和读写地址使能的生成;建立测试平台,对于流水线中间级测试平台可以重用,编写结构化Testbench实现测试模块的可重用性:提出新的针对于FFT处理器的详细验证方案,编写浮点数和实数间转换的软件接口,基于C语言平台编写FFT仿真模块,和RTL级顶层模块输出的数值进行比较,并利用Matlab输出最终波形。最后

4、总结论文中主要的研究进展,展望在数字信号处理领域的进一步研究方向,并基于FPGA验证完成FFT处理器的研究与实现。设计的浮点数FFT处理器和别的FFT处理器相比具有很多优点,输入输出数据的范围得到很大的拓宽,十级流水线大幅增加吞吐量满足实时性转换要求,1024点的FFT精度满足在高性能的通信系统里面的要求。关键词:FFT处理器蝶形运算单元结构化测试平台FPGAABSTRACTFFTprocessorhasawiderangeofapplicationsinspeechrecognition,imagepr

5、ocessingandspectrumanalysis,andintheOFDMsystemweusethereal·timeFFTprocessortOachievethesubcarriermodulationanddemodulation,anotherwaytheOFDMsystemalsohasthehighrequestofFFTprocessorwiththegeneralratebetween6Mbpsto155Mbps.WiththelevelofICmanufacturersconti

6、nuetoprogress,independentresearchanddevelopmentofhigh—performanceFFl’processorispossible,accordingtoprojectrequirementswestudytheFFTmethod,choosethestructuresofhardwareanddesignunderthepremiseofASICdesignmethodology,alsoabletomeettheSOCsystem-0n·chipdesig

7、nrequirements,Inthisarticleweusethetop··downdesignmethodologytodesignthe1024··pointfloating-pointFFTprocessor.FirstwecompletethedescriptioninRTL-leveldesignandthetestbenehofeachmodulefortiminganalysis;secondbaseonDCwecompletetheASICsynthesisandtimingconst

8、raints;thirdthemainlyjobisthecompletionoftop-levelfunctionalverificationandrandomtest,theresultsiscomparedwiththesimulationmodulebuiltbyClanguageandconstrastfurthervalidationinMatlab;FinallytheFFTprocessorappliedinO

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。