功率集成电路中高压ESD防护表面电流抑制模型与器件研究.pdf

功率集成电路中高压ESD防护表面电流抑制模型与器件研究.pdf

ID:34623368

大小:3.75 MB

页数:117页

时间:2019-03-08

功率集成电路中高压ESD防护表面电流抑制模型与器件研究.pdf_第1页
功率集成电路中高压ESD防护表面电流抑制模型与器件研究.pdf_第2页
功率集成电路中高压ESD防护表面电流抑制模型与器件研究.pdf_第3页
功率集成电路中高压ESD防护表面电流抑制模型与器件研究.pdf_第4页
功率集成电路中高压ESD防护表面电流抑制模型与器件研究.pdf_第5页
资源描述:

《功率集成电路中高压ESD防护表面电流抑制模型与器件研究.pdf》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、电子科技大学UNIVERSITYOFELECTRONICSCIENCEANDTECHNOLOGYOFCHINA博士学位论文DOCTORALDISSERTATION(电子科技大学图标)论文题目功率集成电路中高压ESD防护表面电流抑制模型与器件研究学科专业微电子学与固体电子学学号200810302009作者姓名蒋苓利指导教师张波教授万方数据分类号密级注1UDC学位论文功率集成电路中高压ESD防护表面电流抑制模型与器件研究(题名和副题名)蒋苓利(作者姓名)指导教师张波教授电子科技大学成都(姓名、职称、单位名称)申请学位级别博士学科专业微电子学与固体电子学提交论文日期2013.09.29

2、论文答辩日期2013.12.05学位授予单位和日期电子科技大学2013年12月24日答辩委员会主席庄圣贤评阅人时龙兴、李儒章、刘洋、张兴、樊慧庆注1:注明《国际十进分类法UDC》的类号。万方数据SURFACECURRENTREDUCEDMODELANDDEVICEOFHIGHVOLTAGEESDPROTECTIONINPOWERINTEGRATEDCIRCUITSADoctorDissertationSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:MicroelectronicsandSolid-

3、StateElectronicsAuthor:LingliJiangAdvisor:Prof.BoZhangSchool:SchoolofMicroelectronicsandSolid-StateElectronics万方数据独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。作者签名:日期:年月日论文使用授权本

4、学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁盘,允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后应遵守此规定)作者签名:导师签名:日期:年月日万方数据摘要摘要高压功率集成电路中静电放电(Electro-StaticDischarge,ESD)防护,对于系统的稳定性和可靠性起到了至关重要的作用。研究功率集成电路ESD防护核心器件工作机理、提高高压ESD器件防护能力,对缩短功率集成电路设计周期

5、和缩减设计成本具有十分重要的现实意义。然而,高压ESD防护器件在高压高电场的作用下易产生电流集中问题,使器件出现晶格温度恶化、泄漏电流增加、导通电阻增大,进而诱发软击穿、泄放能力低下、强回扫等问题。国内外众多学者提出包括深N阱纵向泄放LDMOS(LateralDouble-diffusionMOS)、槽栅LDMOS等一系列高压ESD防护器件的新结构以优化泄放路径、提高泄放能力。但高压器件ESD特性受工艺参数影响很大,所提出的优化手段在不同工艺间迁移时一致性很差,难以建立普适模型以指导ESD防护器件性能优化;此外,工艺的调整也将降低兼容性并带来制造成本的增加。本文对功率集成电路中高

6、压ESD防护器件表面电流集中问题进行研究,提出了一个模型和两项技术,即:提出表面电流抑制模型,并藉此发展了表面产生电流和表面输运电流的抑制技术。基于表面电流抑制模型和技术,对20V/40V外延工艺、190VSOI(SiliconOnInsulator)工艺、700V单晶工艺条件下的不同器件进行了优化。此外,提出了LDMOS-SCR(SiliconControlledRectifier)器件二次回扫发生判据,并以此对其双回扫特性进行优化。本文主要有以下工作:1、提出ESD防护器件表面电流抑制模型。基于器件体内温度分布及电-热模型,结合二次击穿发生条件,分析了表面电流集中造成的晶格温度

7、升高以及与此伴生的热点(HotPot)问题;基于表面隧穿产生机理,分析了泄漏电流增加与表面电流集中的关系;阐述了表面电流集中导致的导通电阻增大,以及由此引起的ESD泄放能力降低问题。通过分析LDMOS器件在ESD应力下的泄放原理,研究并总结了表面电流集中的产生原因,提出抑制表面电流来提高器件ESD泄放能力的优化模型,并发展出抑制表面电流集中的两项技术:表面产生电流抑制技术和表面输运电流抑制技术。2、基于表面电流抑制模型和技术,指导高压ESD防护器件性能优化。(1)表面产生电流抑制

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。