高压集成电路中LDMOS结构在ESD应力下的特性研究.pdf

高压集成电路中LDMOS结构在ESD应力下的特性研究.pdf

ID:34537294

大小:2.94 MB

页数:134页

时间:2019-03-07

高压集成电路中LDMOS结构在ESD应力下的特性研究.pdf_第1页
高压集成电路中LDMOS结构在ESD应力下的特性研究.pdf_第2页
高压集成电路中LDMOS结构在ESD应力下的特性研究.pdf_第3页
高压集成电路中LDMOS结构在ESD应力下的特性研究.pdf_第4页
高压集成电路中LDMOS结构在ESD应力下的特性研究.pdf_第5页
资源描述:

《高压集成电路中LDMOS结构在ESD应力下的特性研究.pdf》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、论文题目高压集成电路中LDMOS结构在ESD应力下的特性研究学科专业微电子学与固体电子学学号200911030122作者姓名樊航指导教师张波教授万方数据分类号密级注1UDC学位论文高压集成电路中LDMOS结构在ESD应力下的特性研究(题名和副题名)樊航(作者姓名)指导教师张波教授电子科技大学成都(姓名、职称、单位名称)申请学位级别博士学科专业微电子学与固体电子学提交论文日期2013.10.9论文答辩日期2013.12.5学位授予单位和日期电子科技大学2013年12月24日答辩委员会主席庄圣贤评阅

2、人方健、刘颖力、李儒章、庄弈琪、樊慧庆注1:注明《国际十进分类法UDC》的类号。万方数据RESEARCHONTHECHARACTERISTICSOFLDMOSUNDERESDSTRESSINHIGHVOLTAGEINTEGRATEDCIRCUITADoctorDissertationSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:MicroelectronicsandSolidStateElectronicsAu

3、thor:FanHangAdvisor:Prof.ZhangBoSchool:SchoolofMicroelectronicsandSolid-StateElectronics万方数据独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示

4、谢意。签名:日期:年月日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁盘,允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后应遵守此规定)签名:导师签名:日期:年月日万方数据摘要摘要自然界中广泛存在的静电放电(ElectroStaticDischarge,ESD)现象是造成芯片失效的一

5、个重要因素。目前集成电路广泛用于各种生活、生产电器中,因此,每年因静电放电造成集成电路的损坏而导致的经济损失非常严重。为了降低由此带来的损失,集成电路的ESD防护能力已是目前芯片设计时必须考虑的问题。近年来随着功率集成电路技术的蓬勃发展,功率集成电路的ESD防护能力也随之越来越得到重视。而以往对芯片ESD问题的研究主要集中于低压电路和器件,对高压集成电路的研究目前还很不成熟。LDMOS(LateralDiffusedMOS)器件由于具有易与CMOS工艺相兼容的特点而被广泛应用于功率集成电路中。研

6、究LDMOS器件所面临的ESD问题对降低研发成本、提高功率集成电路可靠性具有重要意义。本文基于0.35μm40V/20V/5VBCD(Bipolar/CMOS/DMOS)工艺,使用TCAD仿真分析、器件的TLP(TransmissionLinePulse)与HBM(HumanBodyModel)测试、失效分析等相结合的研究方法,对LDMOS在ESD大电流注入下的器件特性进行研究,由此提出了器件在宽度方向上的电流不均匀性模型。在此模型的基础上,提出了新的器件结构,并进行实验验证。主要的创新工作和成

7、果如下:1.基于Kirk效应原理,结合LDMOS体内寄生NPN的电流放大机理,对处于ESD应力下的LDMOS在宽度上的电流不均匀特性进行研究,提出了LDMOS电流不均匀性模型。LDMOS的电流不均匀特性可导致器件只有部分导通,从而限制了器件的抗ESD能力。基于此模型,设计了新型器件结构,通过器件漏端N+用场氧进行隔离,在不增大器件触发电压的情况下增加了器件的镇流电阻,抑制了LDMOS宽度方向上的电流不均匀性,使器件的ESD失效电流从1.06A提升至3.53A。2.基于LDMOS在大电流注入下发生

8、Kirk效应的理论,分析了LDMOS器件维持电压特性的影响因素,指出了ESD大电流注入条件下Kirk效应将导致LDMOS器件出现维持电压过低现象。基于此原理,提出并验证了一种用于提升器件维持电压的抑制强折回(strongsnapback)新结构,并对其ESD特性进行了深入的研究。该结构通过在器件漏端增加一个用于低压PMOS器件的浓度较高的Nwell,使器件漂移区漏端部分的掺杂浓度提升,以提高器件发生Kirk效应的电流密度,从而提升器件维持电压。新器件使维持电压由15V提升至29.8V,并且没有出

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。