基于fpga的双口ram在信号采集中的应用

基于fpga的双口ram在信号采集中的应用

ID:34556075

大小:362.04 KB

页数:4页

时间:2019-03-07

基于fpga的双口ram在信号采集中的应用_第1页
基于fpga的双口ram在信号采集中的应用_第2页
基于fpga的双口ram在信号采集中的应用_第3页
基于fpga的双口ram在信号采集中的应用_第4页
资源描述:

《基于fpga的双口ram在信号采集中的应用》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、万方数据PLDCPLDFPGA应用文章编号:1008—0570(2007)12⋯2022302基于FPGA的双口RAM在信号采集中的应用ApplicationofDual—portRAMBasedonFPGAintheSignalAcquisition(西华大学)胡宏平胡兵HUHONGPINGHUBING摘要:应用FPGA技术构造双口RAM,实现了高速信号采集系统中的海量数据存储和时钟匹配,功能仿真验证了设计的正确性。关键词:双口RAM;SDRAM;FPGA;届lJ新中图分类号:TP274文献标识码:BAbstract:Thedual—portRAMisconstructe

2、dwiththetechnologyofFPGA,whichrealizedthesaveofmassdataandthematchoftheclockinthehighspeedsi印alacquisitionsystem.Thefunctionsimulationresultsprovethecorrectnessofthedesign.Keywords:dual-portRAM,synchronizeddynamicrandomacce$$memory(SDRAM),FieldProgrammableGateArray(FPGA),brushup对于国内而言.正如DS

3、P在20年前出现的情形一样,如今,FPGA正处于数字信号处理技术的前沿。而DSP都是基于一种精简指令集的计算机体系架构,其固定的硬件结构和数据总线宽度已不适合许多面向用户型(可重配置型)的DSP应用系统;其速度也受制于CPU的指令顺序执行的基本工作模式,这已成为DSP处理器一个难以突破的瓶颈。现代的大容量、高速度FPGA器件通常都内嵌有可配置的高速RAM、PLL、LVDS、LⅥn.以及硬件乘法累加器(MAC)等DSP模块。而且都提供了支持以低系统开销、低成本实现高速乘一累加(MAC)超前进位链的DSP算法j在许多宽带信号处理领域(如无线通信、多媒体系统、卫星通信、雷达系统等

4、),FPGA技术具有更广阔的应用前景,已代替DSP实现许多前端的数字信号处理算法。用Ft。GA来实现数字信号处理可以很好地解决并行性和速度问题.而且其灵活的可配置特性,使得FPGA构成的数字信号处理系统易于修改、测试及系统升级,能降低设计成本,缩短开发周期。本文应用FPGA技术针对一个远程监控系统的多路数据采集系统,实现了64bit位宽的海量数据实时采集、存储以及时钟匹配。1数据存储板的结构图1为数据采集系统中数据存储板的基本框图,数据采集时钟为20MHz,远低于SDRAM存储的工作时钟100MHz,需要进行缓冲处理。通用CPU的SDRAM控制器只支持32bit位宽数据,而

5、且容量也很难做到480M,笔者运用Ahera公司的cy—clone系列高性价比EPlCQ240C8定制SDRAM控制器。EPlCQ240C8是该数据存储板的核心器件,其主要功能有:完成数据的缓冲:对SDRAM的读写时序控制:完成EPP(增强型并I=I)协议与计算机通信;提供SDRAM的100MHz工作时钟;产生SDRAM所需的定时刷新、充电、配置等控制命令:提供SDRAM的地址空间等。SDRAM选择HYNIX公司32Mx8bitxl6胡宏平:硕士讲师基金项目:四川省教育厅自然科学重点科研项目资助(0S20帅92)组的HYM72V64636BT8。20MHz晶振为EPlC02

6、40C8提供输入时钟,同时被EPlCQ240C8内部的PLL倍频到100MHz和跟随的20MHz,前者被CY2309功分到SDRAM,为SDRAM的存储器组提供工作时钟;后者被时钟驱动芯片74FCT3807分为多路,为A/D提供采样时钟。2EPlCQ240C8-ffSDRAM的接口设计2.1SDRAM的工作模式配置图1数据存储板的框图HYM72v64636BrIt8具有同步接口,其所有输入和输出都与系统时钟CLK上升沿同步,由输入信号RAS、CAS、WE组合产生SDRAM控制命令,完成相应的模式寄存器设置、刷新、激活、读写、预充电等操作。SDRAM在工作之前必须设置模式寄存

7、器,其读写工作模式分为普通模式和页模式。普通模式的数据长度可以为1,2,4,8:页模式和普通模式不同,一旦确定行列地址,则数据按照工作时钟(本系统工作时钟为100MHz)读出或写完一页(1024列)。为了编程方便,笔者选取读写不同的工作模式:向SDRAM写入数据时采用页模式。写满后读出数据时采用是突发长度为l的普通模式。读写操作完成后用PCH命令或BT命令预充电@_皇接_邮局订阅号:82—94636。元,年一223—万方数据PLDCPLDFPGA应用中文核心期刊《微计算机信息》(嵌入式与SOC)2007年第23卷第

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。