对altera 28-nm fpga浮点dsp设计流程和性能的独立分析new

《对altera 28-nm fpga浮点dsp设计流程和性能的独立分析new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、对Altera28-nmFPGA浮点DSP设计流程和性能的独立分析作者：Berkeley设计技术有限公司员工2012年10月简介FPGA越来越多的用作实现要求较高的数字信号处理并行处理引擎。基准测试结果表明，对于并行度很高的工作负载，与数字信号处理器(DSP)和通用CPU相比，FPGA能够进一步提高性能，性价比非常高。但是，目前为止，FPGA一直还仅用于定点DSP设计。对于需要高性能浮点计算的应用，FPGA还没有被认为是高效的实现平台。由于较长的处理延时和布线拥塞，FPGA浮点效率和性能一直较低。此外，基于用Verilog或者VHD

2、L编写寄存器传送级硬件描述的传统的FPGA设计流程并不适合实现复数浮点算法。Altera开发了新的浮点设计流程，目的是在AlteraFPGA上简单方便的实现浮点数字信号处理算法，与以前相比，进一步提高设计性能和效率。浮点编译器并没有构建由基本浮点算子(例如，先是乘法，然后是加法和平方运算)组成的数据通路，而是产生一个融合数据通路，此通路可将基本算子组合在一个函数或者数据通路中。这样，避免了传统浮点FPGA设计中的重复表示。而且，Altera设计流程是基于模型的高层设计流程，它使用了Altera的DSPBuilder高级模块库，以及M

3、athWorks的MATLAB和Simulink。Altera希望通过在高层次上工作，与基于HDL的传统设计相比，使设计人员能够更高效迅速地实现并验证复数浮点算法。BDTI对Altera浮点DSP设计流程进行了独立分析。BDTI的目的是评估AlteraFPGA在实现要求较高的浮点DSP应用时的性能，以及Altera浮点DSP设计流程的易用性。本文阐述了BDTI的评估结果以及背景和详细的方法。©2012BerkeleyDesignTechnology,Inc.Page1目录符号和定义1.引言.............Error!Boo

4、kmarknotdefined.M粗体大写字符表示一个矩阵。2.实现.............Error!Bookmarknotdefined.3.设计流程和工具链...Error!Bookmarknotz粗体小写字符表示一个矢量。defined.L*表示矩阵L的共轭转置矩阵。4.性能结果....Error!Bookmarknotdefined.l*表示元素l的共轭转置。5.结论.............Error!Bookmarknotdefined.6.参考.............Error!Bookmarknotdefine

5、d.厄米矩阵平方矩阵，复数部分等于自己的共轭转置。这是实数对称矩阵的复数扩展。1.引言正定矩阵如果对于所有非零复数矢量z，z*Mz>0，那么厄米矩阵M是正定的。出于本文的目的，两个浮点设计实例M是厄米矩阵，因此z*Mz总是实数。数字芯片技术的进步使得复数算法能够在标准正交矩阵如果矩阵QTQ=I，其中，I是单位常用的嵌入式计算应用中实现，而这以前只矩阵，那么Q是标准正交的。限于研究环境。例如，线性代数多年以来(特Cholesky分解将厄米正定矩阵M因数分解成下三角别是用于解具有大量联立线性方程的系统)主形矩阵L及其共轭转置L*，M=L

6、L*。要用在研究环境中，这种环境能够提供大量QR分解将大小为m乘n的矩阵M分解成一个大小为的计算资源，但通常不需要进行实时计算。m乘n的标准正交矩阵Q和一个大小为n乘n的上三角解大规模系统需要矩阵求逆或者某些矩阵分矩阵R，这样，M=QR。解算法。这些方法不但需要进行大量的计FmaxFPGA设计的最大频率。算，而且，如果没有足够的动态范围，还有可能出现数值不稳定问题。因此，只有在浮效率高而成为应用于平方、对称以及正定矩点器件中才有可能高效精确的实现这类算阵的首选算法。这些分解方法的计算量非常法。大，需要很高的数据精度，因此，必须使用A

7、ltera最近在DSPBuilder高级模块库工具浮点计算。此外，本文中研究的这两个例子链中引入了浮点功能，以简化在AlteraFPGA在其核心算法中使用矢量点乘和嵌套循环算上的浮点DSP算法实现，此功能与传统的法，很多涉及到线性代数和有限冲击响应FPGA设计方法相比提高了浮点设计的性能和(FIR)滤波器的数字信号处理应用都使用了这效率。BDTI在以前的一篇白皮书[1]中分析并些算法。评估了AlteraQuartusII软件v11.0工具链单通在本文所介绍的例子中，采用这两种方法道浮点Cholesky求解器实现实例的性能和效解一组联

8、立复数线性方程，并得出其结果。率，针对40-nmStratixIV和ArriaIVFPGA进行第4部分介绍了使用QR求解器，AlteraStratix了综合。VFPGA能够以运行速率为203MHz完成每秒在本文中，我们评估Altera