Altera FPGA和 Xilinx-FPGA-引脚功能详解

《Altera FPGA和 Xilinx-FPGA-引脚功能详解》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、Ｘｉｌｉｎｘ　ＦＰＧＡ　引脚功能详细介绍注：技术交流用，希望对大家有所帮助。IO_LXXY_#用户IO引脚XX代表某个Bank内唯一的一对引脚，Y=[P

2、N]代表对上升沿还是下降沿敏感，#代表bank号2.IO_LXXY_ZZZ_#多功能引脚ZZZ代表在用户IO的基本上添加一个或多个以下功能。Dn：I/O（在readback期间），在selectMAP或者BPI模式下，D[15:0]配置为数据口。在从SelectMAP读反馈期间，如果RDWR_B=1，则这些引脚变成输出口。配置完成后，这些引脚又作为普通用户引脚。D0_DIN_MISO

3、_MISO1：I，在并口模式（SelectMAP/BPI）下，D0是数据的最低位，在Bit-serial模式下，DIN是信号数据的输入；在SPI模式下，MISO是主输入或者从输出；在SPI*2或者SPI*4模式下，MISO1是SPI总线的第二位。D1_MISO2，D2_MISO3：I，在并口模式下，D1和D2是数据总线的低位；在SPI*4模式下，MISO2和MISO3是SPI总线的MSBs。An：O，A[25:0]为BPI模式的地址位。配置完成后，变为用户I/O口。AWAKE：O，电源保存挂起模式的状态输出引脚。SUSPEND是一个专

4、用引脚，AWAKE是一个多功能引脚。除非SUSPEND模式被使能，AWAKE被用作用户I/O。MOSI_CSI_B_MISO0：I/O，在SPI模式下，主输出或者从输入；在SelectMAP模式下，CSI_B是一个低电平有效的片选信号；在SPI*2或者SPI*4的模式下，MISO0是SPI总线的第一位数据。FCS_B：O，BPIflash的片选信号。FOE_B：O，BPIflash的输出使能信号FWE_B：O，BPIflash的写使用信号LDC：O，BPI模式配置期间为低电平HDC：O，BPI模式配置期间为高电平CSO_B：O，在并口

5、模式下，工具链片选信号。在SPI模式下，为SPIflsah片选信号。IRDY1/2,TRDY1/2：O，在PCI设计中，以LogiCOREIP方式使用。DOUT_BUSY：O，在SelectMAP模式下，BUSY表示设备状态；在位串口模式下，DOUT提供配置数据流。RDWR_B_VREF：I，在SelectMAP模式下，这是一个低电平有效的写使能信号；配置完成后，如果需要，ＲＤＷＲ＿Ｂ可以在BANK2中做为Vref。HSWAPEN：I，在配置之后和配置过程中，低电平使用上拉。INIT_B：双向，开漏，低电平表示配置内存已经被清理；保持

6、低电平，配置被延迟；在配置过程中，低电平表示配置数据错误已经发生；配置完成后，可以用来指示POST_CRC状态。SCPn：I，挂起控制引脚SCP[7:0]，用于挂起多引脚唤醒特性。CMPMOSI，CMPMISO，CMPCLK：N/A，保留。M0，M1：I，配置模式选择。M0=并口（0）或者串口（1），M1=主机（0）或者从机（1）。CCLK：I/O，配置时钟，主模式下输出，从模式下输入。USERCCLK：I，主模式下，可行用户配置时钟。GCLK：I，这些引脚连接到全局时钟缓存器，在不需要时钟的时候，这些引脚可以作为常规用户引脚。VRE

7、F_#：N/A，这些是输入临界电压引脚。当外部的临界电压不必要时，他可以作为普通引脚。当做作bank内参考电压时，所有的VRef都必须被接上。3.多功能内存控制引脚M#DQn：I/O，bank#内存控制数据线D[15:0]M#LDQS：I/O，bank#内存控制器低数据选通脚M#LDQSN：I/O，bank#中内存控制器低数据选通NM#UDQS：I/O，bank#内存控制器高数据选通脚M#UDQSN：I/O，bank#内存控制器高数据选通NM#An：O，bank#内存控制器地址线A[14:0]M#BAn：O，bank#内存控制bank

8、地址BA[2:0]M#LDM：O，bank#内存控制器低位掩码M#UDM：O，bank#内存控制器高位掩码M#CLK：O，bank#内存控制器时钟M#CLKN：O，bank#内存控制器时钟，低电平有效M#CASN：O，bank#内存控制器低电平有效行地址选通M#RASN：O，bank#内存控制器低电平有效列地址选通M#ODT：O，bank#内存控制器外部内存的终端信号控制M#WE：O，bank#内存控制器写使能M#CKE：O，bank#内存控制器时钟使能M#RESET：O，bank#内存控制器复位4.专用引脚DONE_2：I/O，DO

9、NE是一个可选的带有内部上拉电阻的双向信号。作为输出，这个引脚说明配置过程已经完成；作为输入，配置为低电平可以延迟启动。PROGRAM_B_2：I，低电平异步复位逻辑。这个引脚有一个默认的弱上拉电阻。SUSPEND：I，