altera_fpga的设计流程

《altera_fpga的设计流程》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、AlteraFPGA的设计流程贺光辉清华大学电子工程系1目标掌握FPGA的标准设计流程和工具用Modelsim进行功能级仿真并诊断RTLCode用QuartusII做设计综合和布局布线用FPGAMega-functions做设计返标SDF并运行门级的仿真掌握FPGA的时序约束了解FPGA的设计原则2提纲FPGA概要FPGA的设计流程用Modelsim进行仿真和调试用QuartusII进行时序分析、综合等FIR滤波器的设计实例3FPGA概要4FPGA的优点集成度高，可以替代多至几千块通用IC芯片极大

2、减小电路的面积，降低功耗，提高可靠性具有完善先进的开发工具提供语言、图形等设计方法，十分灵活通过仿真工具来验证设计的正确性可以反复地擦除、编程，方便设计的修改和升级灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间布局布线容易，设计过程相当于只有ASIC设计的前端研发费用低不需要投片费用5FPGA的应用前景通信、控制、数据计算等领域得到了广泛的应用减少电子系统的开发风险和开发成本缩短上市时间（timetomarket）通过在系统编程、远程在线重构等技术降低维护升级成本系统的原型实现＋ASIC的原

3、型验证ASIC常用FPGA进行原型机验证6CPLD与FPGA的区别CPLDFPGA内部结构Product－termLook－upTable程序存储内部EEPROMSRAM，外挂EEPROM资源类型组合电路资源丰富触发器资源丰富集成度低高使用场合完成控制逻辑能完成比较复杂的算法速度慢快其他资源－EAB（嵌入式逻辑块），锁相环保密性可加密一般不能保密7CPLD还是FPGA？复杂组合逻辑：CPLD–PLD分解组合逻辑的功能很强，一个宏单元就可以分解十几个甚至20~30多个组合逻辑输入•复杂时序逻辑：FP

4、GA–FPGA芯片中包含的LUT和触发器的数量非常多，往往都是成千上万8推荐书籍VerilogVerilog数字系统设计教程夏宇闻北京航天航空大学出版社硬件描述语言Verilog刘明业等译清华大学出版社FPGA基于FPGA的嵌入式系统设计任爱锋西安电子科技大学出版社基于FPGA的系统设计（英文版）WayneWolf机械工业出版社IC设计Reusemethodologymanualforsystem-on-a-chipdesigns3rded.MichaelKeating,PierreBricaud

5、.片上系统:可重用设计方法学沈戈,等译电子工业出版社,2004Writingtestbenches:functionalverificationofHDLmodels/JanickBergeronBoston:KluwerAcademic,c20009推荐文章http://www.sunburst-design.com/papers/VerilogCodingStylesForImprovedSimulationEfficiencyStateMachineCodingStylesforSynthe

6、sisSynthesisandScriptingTechniquesforDesigningMulti-AsynchronousClockDesignsSynchronousResets?AsynchronousResets?Iamsoconfused!NonblockingAssignmentsinVerilogSynthesis,CodingStylesThatKill!10FPGA的设计流程11目标完成本单元的学习后你将会列出FPGA设计过程的步骤（以Altera的FPGA为设计例子）用缺省

7、的软件选项来实现一个FPGA的设计QuatursIIModelsim12FPGA的设计流程FPGA的设计流程用ModelSim进行仿真用QuartusII进行综合和时序分析用QuartusII进行布局布线、调试和下载13FPGA设计流程综合-TranslateDesignintoDeviceSpecificPrimitives-OptimizationtoMeetRequiredArea&PerformanceConstraints-Synplify,QuartusIIDesignSpecific

8、ation布局布线-MapPrimitivestoSpecificLocationsinsideTargetTechnologywithReferencetoArea&PerformanceConstraintsDesignEntry/RTLCoding-BehavioralorStructuralDescriptionofDesignRTL仿真-FunctionalSimulation(Modelsim®,QuartusII)-VerifyLogicModel&DataFlow(