在雷达系统的DSP中使用浮点FPGA - Altera

在雷达系统的DSP中使用浮点FPGA - Altera

ID:37593274

大小:1.38 MB

页数:15页

时间:2019-05-25

在雷达系统的DSP中使用浮点FPGA - Altera_第1页
在雷达系统的DSP中使用浮点FPGA - Altera_第2页
在雷达系统的DSP中使用浮点FPGA - Altera_第3页
在雷达系统的DSP中使用浮点FPGA - Altera_第4页
在雷达系统的DSP中使用浮点FPGA - Altera_第5页
资源描述:

《在雷达系统的DSP中使用浮点FPGA - Altera》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、在雷达系统的DSP中使用浮点FPGAWP-01156-1.0白皮书本文档介绍在雷达系统数字信号处理(DSP)的FPGA中使用浮点处理功能及其优点。引言现代雷达系统能够处理高达100GHz的高频信号。现代阵列雷达系统采用了具有数字信号处理功能的各种模式,包括,搜索、识别、跟踪、锁定和监控等模式。大部分这些雷达系统,无论是机械操作还是电动工作,现在都通过数字方式处理信号,支持使用软件驱动波形的多种模式,从而提高了系统灵活性。很多军事应用在电路板空间和功耗上都有实际限制。对于这些DSP推动的应用,FPGA在性能和体积、重量和功耗(SWaP)等方面提供最佳特性。特

2、别是,Altera®FPGA具有以下信号处理优势:■高效的浮点DSP,实现了优异的系统范围和可测性。■支持扩展存储器功能和I/O带宽的并行DSP处理■精度可调DSP支持天线端的高效集成■业界前所未有的全面的DSP解决方案■较低的静态功耗和动态功耗除了上面所列出的,Altera浮点FPGA还支持天线端精度较高的处理功能,提高了系统动态范围,降低了损耗。浮点处理功能能够跟踪和移动尾数的二十进制点,调整数字,从而减小了溢出风险。(1)雷达数字处理要求现代雷达需要计算大量的实时信息。这意味着在处理信息时不能有延时。实时处理对信号处理器件有严格的要求。这些系统还有实

3、际的空间、功耗和散热要求。以下技术支持实时DSP处理:■FPGA■单片DSP■通用图形处理单元(GPU)■多核处理器虽然这些器件都非常灵活,支持软件无线电数字处理,而只有AlteraFPGA具有优异的SWaP、真正的浮点和并行信号处理功能。信号处理的一个关键部分是性能和功耗测量,对于浮点操作,通常以每瓦GFLOP来测量。表1列出了各种产品的每瓦GFLOP范围:版权©2011Altera公司。保留所有权利。ALTERA、ARRIA、CYCLONE、HARDCOPY、MAX、MEGACORE、NIOS、QUARTUS以及STRATIX均在美国专利和商标事务所进

4、行了注册,是Altera公司在美国和其他国家的商标。所有其他商标或者服务标记的所有权属于其各自持有人,101InnovationDrivewww.altera.com/common/legal.html对此进行了解释。Altera保证当前规范下的半导体产品性能与Altera标准质保一致,但是保留对产品和服务在没有事先通知时的升级变更权利。除非与Altera公司的书面条款完全一SanJose,CA95134致,否则Altera不承担由此处所述信息、产品或者服务导致的责任。Altera建议客户在决定购买产品或者服www.altera.com务,以及确信任何公开

5、信息之前,阅读Altera最新版的器件规范说明。2011年5月Altera公司反馈订阅雷达数字处理体系结构第2页表1.数字信号处理效率产品类型每瓦GFLOP高端CPU<3通用GPU<5高端DSP<8Stratix®IVFPGA5–7StratixVFPGA12-15表1表明,AlteraFPGA浮点运算的效率比很多CPU高出10倍以上。与前几代FPGA相比,Altera28-nmStratixV器件系列的GFLOP性能将会加倍。设计人员可以通过把StratixIV或者StratixVFPGA与BittwareAnemoneDSP组合起来使用,进一步提高效率

6、。Stratix系列FPGA与AnemoneDSP组合使用后,进一步提高了性能,能够针对数字信号处理器使用标准ANSIC软件代码,在FPGA中进行加速。浮点FPGA针对特殊的性能需求提供最有效的小型化和功耗解决方案。实时DSP解决方案必须能够并行执行数千次计算。只有FPGA具有这一功能,这是因为它与硬核处理器不同,能够提供优异的定制存储器访问(被称为数据定位)功能,以及非常宽的内部带宽。现代FPGA含有1000多个并行工作的DSP单元,50Mb片内存储器,以及500Gbps的I/O带宽。DSP单元还包括预加器单元等高效功能,从而减少了处理数字滤波器所需的单

7、元。雷达系统必须有很大的动态工作范围。发射信号在向目标传输过程中,功率衰减与传输距离的平方成正比,信号被反射回来后,导致衰减是距离的4次方。对于距离确定而不容易观察的目标,在高强度信号时不会“致盲”,如果采用定点来实现,则会导致非常大的数据带宽。在整个雷达处理链中一般至少要采用单精度浮点甚至是双精度浮点处理功能来解决这一问题。很少有DSP和多核处理器能够支持这些浮点处理单元。只有Altera在FPGA中提供真正的单精度和双精度浮点算法。雷达数字处理体系结构现代雷达为天线或者天线单元提供模拟接口,而模拟信号能够转换为数字信号进行处理。接收机通常包括下变频和聚

8、束单元,如图1所示。发射机包括脉冲产生、聚束和数字上变频单元。雷达

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。