资源描述：
《位同步信号提取电路功能模块的设计与建模--课程设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、武汉理工大学《通信原理》课程设计说明书学号：课程设计题目位同步信号提取电路功能模块的设计与建模学院信息工程学院专业班级姓名指导教师2015年12月31日武汉理工大学《通信原理》课程设计说明书课程设计任务书学生姓名：专业班级：指导教师：工作单位：信息工程学院题目:位同步信号提取电路功能模块的设计与建模初始条件：（1）MAXPLUSII、QuartusII、ISE等软件；（2）课程设计辅导书：《通信原理课程设计指导》（3）先修课程：数字电子技术、模拟电子技术、电子设计EDA、通信原理。要求完成的主要任务:（包括课程
2、设计工作量及其技术要求，以及说明书撰写等具体要求）（1）课程设计时间：一周；（2）课程设计题目：位同步信号提取电路功能模块的设计与建模；（3）本课程设计统一技术要求：按照要求题目进行逻辑分析，掌握锁相法，画出实现电路原理图，设计出各模块逻辑功能，编写VHDL语言程序，上机调试、仿真，记录实验结果波形，对实验结果进行分析；（4）课程设计说明书按学校“课程设计工作规范”中的“统一书写格式”撰写，并标明参考文献至少5篇；（5）写出本次课程设计的心得体会（至少500字）。时间安排：第17周参考文献：段吉海.数字通信系统
3、建模与设计.北京：电子工业出版社，2004江国强.EDA技术与应用.北京：电子工业出版社，2010JohnG.Proakis.DigitalCommunications.北京：电子工业出版社，2011指导教师签名：年月日系主任（或责任教师）签名：年月日武汉理工大学《通信原理》课程设计说明书目录摘要1Abstract21QuartusII软件介绍32设计原理42.1位同步原理42.2数字锁相环的原理与方框图53设计思路64电路仿真84.1码型变换模块84.2鉴相模块104.3控制调节模块115总电路图与运行结果1
4、25.1总电路图125.2仿真总结136心得体会16参考文献17附录18分频器VHDL语言程序18移位寄存器VHDL语言程序19本科生课程设计成绩评定表24武汉理工大学《通信原理》课程设计说明书摘要同步是通信系统中一个非常重要的实际问题。在同步通信系统中,同步系统性能的降低会导致通信系统性能的降低,甚至使通信系统不能正常工作，故位同步提取是一个十分重要的课题，实现位同步的方法主要有外同步法和自同步法两种。目前，在数字通信系统中，常采用数字锁相法来提取位同步信号。位同步锁相法的基本原理是在接收端利用鉴相器比较接收
5、码元和本地时钟产生的位同步信号的相位,若两者不一致(超前或滞后),鉴相器就产生误差信号,并通过控制器调整位同步信号的相位,直至获得准确的位同步信号为止。在本次课程设计中，我们根据锁相环位同步提取技术的原理,并用VHDL语言编程实现,在QuartusII下编译仿真通过,给出仿真波形图。经分析该设计稳定可靠,且能够完成要求。关键词：位同步；数字锁相环；Quartus II23武汉理工大学《通信原理》课程设计说明书AbstractSynchronizationisaveryimportantpracticalprob
6、leminthecommunicationsystem.Inthecommunicationsystem,synchronoussystemfunction′slowerwillcausecommunicationsystemfunctiontolower,evenmakingthecommunicationsystemcan′tworknormally.Therefore,abitsynchronousextractionisaveryimportanttopic，Toachieveasynchronized
7、methodmainlyhastwokindsofexternalsynchronizationmethodandthesynchronizationmethod.Atpresent,digitalphaselockingmethodisoftenusedtoextractasyncsignalinthedigitalcommunicationsystem.Asynchronousphaselockmethodisthebasicprincipleofusingphasediscriminatorisatthe
8、receivingendreceivesthecodeandthelocalclockofasyncsignalphase,ifbothinconsistent(advanceordelay),phasediscriminatoriserrorsignal,andadjustedbythecontrollerasyncsignalphase,untilobtainaccurateasy
