数字电路与逻辑设计模拟试卷一及答案

数字电路与逻辑设计模拟试卷一及答案

ID:3392929

大小:138.50 KB

页数:5页

时间:2017-11-21

数字电路与逻辑设计模拟试卷一及答案_第1页
数字电路与逻辑设计模拟试卷一及答案_第2页
数字电路与逻辑设计模拟试卷一及答案_第3页
数字电路与逻辑设计模拟试卷一及答案_第4页
数字电路与逻辑设计模拟试卷一及答案_第5页
资源描述:

《数字电路与逻辑设计模拟试卷一及答案》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、北京语言大学网络教育学院《数字电路与逻辑设计》模拟试卷一注意:1.试卷保密,考生不得将试卷带出考场或撕页,否则成绩作废。请监考老师负责监督。2.请各位考生注意考试纪律,考试作弊全部成绩以零分计算。3.本试卷满分100分,答题时间为90分钟。4.本试卷分为试题卷和答题卷,所有答案必须答在答题卷上,答在试题卷上不给分。一、【单项选择题】(本大题共20小题,每小题2分,共40分)在每小题列出的四个选项中只有一个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。1、对于钟控RS触发器,若要求其输出“0”状态不

2、变,则输入的RS信号应为(A)。[A]RS=X0[B]RS=0X[C]RS=X1[D]RS=1X2、以下各电路中,(B)可以产生脉冲定时。[A]多谐振荡器[B]单稳态触发器[C]施密特触发器[D]石英晶体多谐振荡器3、下列逻辑电路中为时序逻辑电路的是(C)。[A]变量译码器[B]加法器[C]数码寄存器[D]数据选择器4、同步时序电路和异步时序电路比较,其差异在于后者(B)。[A]没有触发器[B]没有统一的时钟脉冲控制[C]没有稳定状态[D]输出只与内部状态有关5、当用专用输出结构的PAL设计时序逻辑电路时,必须还要

3、具备有(A)。[A]触发器[B]晶体管[C]MOS管[D]电容6、能将输出端直接相接完成线与的电路有(C)。[A]TTL与门[B]或门[C]三态门[D]三极管非门7、TTL与非门的多余脚悬空等效于(A)。[A]1[B]0[C]Vcc[D]Vee8、以下哪一条不是消除竟争冒险的措施(B)。[A]接入滤波电路[B]利用触发器[C]加入选通脉冲[D]修改逻辑设计9、主从触发器的触发方式是(D)。[A]CP=1[B]CP上升沿[C]CP下降沿[D]分两次处理10、组合型PLA是由(A)构成。[A]与门阵列和或门阵列[B]一

4、个计数器[C]一个或阵列[D]一个寄存器11、下列四个数中,最大的数是(B)。《数字电路与逻辑设计》模拟试卷一第5页共5页[A](AF)16[B](001010000010)8421BCD[C](10100000)2[D](198)1012、触发器有两个稳态,存储8位二进制信息要(B)个触发器。[A]2[B]8[C]16[D]3213、下列门电路属于双极型的是(A)。[A]OC门[B]PMOS[C]NMOS[D]CMOS14、用异步I/O输出结构的PAL设计逻辑电路,它们相当于(A)。[A]组合逻辑电路[B]时序逻

5、辑电路[C]存储器[D]数模转换器15、要构成容量为4K×8的RAM,需要(D)片容量为256×4的RAM。[A]2[B]4[C]8[D]3216、74LS160十进制计数器它含有的触发器的个数是(C)。[A]1[B]2[C]4[D]617、ROM电路由地址译码器和存储体构成,若译码器有十个地址输入线,则最多可(C)个字。[A]10[B]102[C]210[D]10418、n级触发器构成的环形计数器,其有效循环的状态数为(A)。[A]n个[B]2n个[C]2n-1个[D]2n个19、Moore和Mealy型时序电路

6、的本质区别是(A)。[A]没有输入变量[B]当时的输出只和当时电路的状态有关,和当时的输入无关[C]没有输出变量[D]当时的输出只和当时的输入有关,和当时的电路状态无关器20、相同计数模的异步计数器和同步计数器相比,一般情况下(A)。[A]驱动方程简单[B]使用触发器的个数少[C]工作速度快[D]以上说法都不对二、【填空题】(本大题共10小题,每小题2分,共20分;请将答案填写在答题卷相应题号处)21、(1111101.01001111)2=(7D.4F)16,(6840)10=(110100001000000)8

7、421BCD22、对160个符号进行二进制编码,则至少需要(8)位二进制数。23、逻辑函数F=的最小项之和表达式为()。24、三态门除了输出高电平和低电平之外,还有第三种输出状态,即(高阻)状态。25、逻辑门电路能够驱动同类负载门的个数称为(扇出系数)。《数字电路与逻辑设计》模拟试卷一第5页共5页26、可以用(紫外线)擦除EPROM中所存的信息。27、单稳态触发器可应用于(分频)、延时、(定时)。28、逻辑代数又称布尔代数。基本的逻辑关系有(与)、(或)、(非)三种。29、时序逻辑电路按照其触发器是否有统一的时钟控

8、制分为(同步)时序电路和(异步)时序电路。30、存储器的(存储容量)和(存储时间)是反映系统性能的两个重要指标。三、【简答题】(本大题共4小题,每小题5分,共20分;请将答案填写在答题卷相应题号处)31、利用公式和定理证明等式。证明:所以成立32、逻辑代数与普通代数有何异同?1.概念不同逻辑代数是按一定逻辑规律进行运算的代数,逻辑变量只有0和1两个值,代表两

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。