数字电路与逻辑设计模拟试卷三

《数字电路与逻辑设计模拟试卷三》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、•、【单项选择题】。)0[D]S+R=OD)o[D]翻转1、或非门构成的基本RS触发器，输入端SR的约束条件是（A[A]SR二0[B]SR二1[C]§+斤2、一个T触发器，在T二1时，来一个时钟脉冲后，则触发器（[A]保持原态[B]置0[C]置13、在CP作用下，欲使D触发器具有Qn+1=0的功能，其D端应接（D）。[A]1[B]0[C]&[D]Q"4、一片四位二进制译码器，它的输出函数有（D）。[A]1个[B]8个[C]10个[D]16个5、比较两个两位二进制数A二A1A0和B二B1B0,当A>B时输出F二1,则F表达式

2、是（C）。[B][C]F+A㊉BAB©[D]尸=A]B[+A()+Bq6、某D/A转换器满刻度输出为8V,其最小输出电压增MuLSB=lmV,山此可知该转换器是（C）位。“转换器。[A]11[B]127、4096X8位的RAM,其存储容量为（[A]64[B]32[C]13B)kbito[C]16[D]14[D]88、下列触发器中，只有保持和翻转功能的是（D）触发器。[A]RS型[B]JK型9、欲将一个移位寄存器中的二进制数乘以[A]10、[A][C]11、[A]12、[A]32[B]10能够实现线与功能的是（TTL与非门三

3、态逻辑门十进制数25用8421BCD码表示为（10101[B]00100101[C]D型(32),0需要([C]丁型[D]）个移位脉冲。LD]6B)。[D][C]集电极开路门CMOS逻辑门）。100101JK触发器在时钟脉冲作用下次态与现态相反,JK取值为（00[B]11[C]01[D]10101)。[D]10C）触发器的逻辑功能。[C]T[D]T"）根地址线。[C]14[D]1613、对于JK触发器，若J二K,则可完成（[A]RS[B]D14、寻址容虽为16KX8的RAM盂要（C[A]4[B]815、多谐振荡器可产生（B

4、）。[A]正弦波[B]矩形脉冲[C]三角波[D]锯齿波16.在（D）情况卜•，“或非”运算的结果是逻辑0c[A]全部输入是0[B]全部输入是1[C]任一输入为0,其他输入为1[D]任一输入为117、为实现将JK触发器转换为D触发器,应使（A）。[A]J二D,K二万[B]K=D,J=d[C]J=K=D[D]J=K=d18、全场可编程（与、或阵列皆可编程）的可编程逻辑器件有（D）。[A]PAL[B]GAL[C]PROM[D]PLA19、ROM具有（C）功能。[A]读/写[B]无读/写[C]只读[D]只写20、八路数据分配器,其

5、地址输入端有（C）个。[A]1[B]20[C]3[D]4二、【填空题】21、将2004个“1”异或起来得到的结果是（0）o22、半导体存储器的结构主耍包括三部分，分别是（地址译码器）、（存储矩阵）和输出缓冲器。23、8位D/A转换器当输入数字量10000000为5V,若只有最低位为高电平，则输出电压为（0.039V）,当输入为10001000时,输出电压为（5.31V）。24、就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗十扰能力强，（逐次逼近型）的转换速度快。25、山555定吋器构成的三种电路中，（施密特触

6、发器）和（单稳态触发器）是脉冲的整形电路。26、（28）10=（11100）2=（1C）.627、有N个变量组成的最小项有（2n）个。28、若令JK触发器的J二K二T,则构成的触发器为（T触发器）。29、若存储器的容量是256X4RAM,该RAM有（1024）存储单元，有（256）字，字长（4）位，地址线（8）根。30、按照逻辑功能的不同特点，数字电路可分为（组合逻辑电路）、（时序逻辑电路）两大类。三、【简答题】31、写出逻辑函数F二AB+C+AD的反函数。反函数：Ac：+ABBd32、奇偶校验码的特点是什么？为什么说它是

7、可靠性代码？奇偶校验码有两部分组成，一部分是需要传送的信息本身，另一部分是位数为1位的奇偶检验位，其数值（0或1）使整个代码中1的个数为奇数或偶数。利用这一特点，用奇偶校验电路很容易发现传送过程中的错误。因此这种代码为可靠性代码。《数字电路与逻辑设计》模拟试卷三第2页共3页33、对偶规则冇什么用处？可使公式的推导和记忆减少一半，有时可利于将或与表达式化简。34、将逻辑函数P二AB+AC写成“与或非”达式。并用“集电极开路与非门”来实现。四、【应用题】35.试分析下图所示电路的逻辑功能，列出真值表并写岀逻辑函数式。QQ36、

8、川74LS161设计一个9进制计数器。使用同步预迸法，已知S°=0001。