数字电路与逻辑设计模拟试卷一

《数字电路与逻辑设计模拟试卷一》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、北京语言大学网络教育学院《数字电路与逻辑设计》模拟试卷一注意：1、试卷保密，考生不得将试卷带出考场或撕页，否则成绩作废。请监考老师负责监督。2、请各位考生注意考试纪律，考试作弊全部成绩以零分计算。3、本试卷满分100分，答题时间为90分钟。4、本试卷分为试题卷和答题卷，所有答案必须答在答题卷上，答在试题卷上不给分。一、单项选择题(本大题共10小题，每小题2分，共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。1、下列四个数中，最大的数是（）。[A](AF)1

2、6[B](001010000010)8421BCD[C](10100000)2[D](198)102、触发器有两个稳态，存储8位二进制信息要（）个触发器。[A]2[B]8[C]16[D]323、下列门电路属于双极型的是（）。[A]OC门[B]PMOS[C]NMOS[D]CMOS4、对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（）。[A]RS=X0[B]RS=0X[C]RS=X1[D]RS=1X5、以下各电路中，（）可以产生脉冲定时。[A]多谐振荡器[B]单稳态触发器[C]施密特触发器[D]

3、石英晶体多谐振荡器6、下列逻辑电路中为时序逻辑电路的是（）。[A]变量译码器[B]加法器[C]数码寄存器[D]数据选择器7、同步时序电路和异步时序电路比较，其差异在于后者（）。[A]没有触发器[B]没有统一的时钟脉冲控制[C]没有稳定状态[D]输出只与内部状态有关8、当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有（）。[A]触发器[B]晶体管[C]MOS管[D]电容9、当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于（）。[A]组合逻辑电路[B]时序逻辑电路[C]存储器[D]数模转换器10、要

4、构成容量为4K×8的RAM，需要（）片容量为256×4的RAM。[A]2[B]4[C]8[D]32二、【填空题】（本大题共10小题，每小题2分，共20分；请将答案填写在答题卷相应题号处）11、可以用（）擦除EPROM中所存的信息。12、单稳态触发器可应用于（）、延时、（）。13、(10110010、1011)2=()8=()1614、逻辑代数又称为布尔代数。最基本的逻辑关系有与、或和（）三种。常用的几种导出的逻辑运算为与非、或非、与或非、同或和（）。15、时序逻辑电路按照其触发器是否有统一的时钟控制分为（）时序电

5、路和（）时序电路。16、存储器的（）和（）是反映系统性能的两个重要指标。17、消除竟争冒险的方法有修改逻辑设计、（）和（）等。18、将十进制数287转换成二进制数是（）。19、四位二进制编码器有（）个输入端。20、当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为（）。三、【简答题】（本大题共4小题，每小题10分，共40分；请将答案填写在答题卷相应题号处）21、在数字系统中为什么要采用二进制？22、逻辑代数与普通代数有何异同？23、请分别说明A/D与D/A转换器的

6、作用，说明它们的主要技术指标，并进一步说明在什么情况下必须在A/D转换器前加采样·保持电路。24、写出逻辑函数的两种标准形式。四、【应用题】（本大题1小题，每小题20分，共20分；请将答案填写在答题卷相应题号处）25、如下图所示维持阻塞D触发器，设初态为0,根据CP脉冲及A输入波形画出Q波形。