应用于全数字锁相环的时间数字转换器的研究与设计

《应用于全数字锁相环的时间数字转换器的研究与设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、万方数据ResearchonTime—to—DigitalConverterforAll-DigitalPhase—LockedLoopapplicationAThesisPresentedtotheAcademicFacultyBv√GaoYuanpeiInPartialFulfillmentoftheRequirementsfortheDegreeMasterofPhilosophySupervisor：Prof．LiWeiSchoolofMicroelectronicsFudanUniversityMay18，2014万

2、方数据论文独创性声明本论文是我个人在导师指导下进行的研究工作及取得的研究成果。论文中除了特别加以标注和致谢的地方外，不包含其他人或其它机构己经发表或撰写过的研究成果。其他同志对本研究的启发和所做的贡献均已在论文中作了明确的声明并表示了谢意。作者签名：童洹连日期：碗l生：I：篁论文使用授权声明本人完全了解复旦大学有关保留、使用学位论文的规定，即：学校有权保留送交论文的复印件，允许论文被查阅和借阅；学校可以公布论文的全部或部分内容，可以采用影印、缩印或其它复制手段保存论文。保密的论文在解密后遵守此规定。作者签名：导师签名：日期：塑

3、[竺!叠f万方数据摘要在射频无线通信领域中，传统的频率综合器基本上都是采用电荷泵锁相环(ChargePumpPhase．LockedLoop)。低电压深亚微米工艺的发展，给数字电路带来了空前的集成度，却使传统射频电路的实现更加复杂困难。近年来，全数字锁相环(A11．DigitalPhase．LockedLoop，ADPLL)由于可集成度高，可移植性好以及鲁棒性成为了研究的热点。时间数字转换器(Time—to—DigitalConverter，TDC)是ADPLL的关键模块，TDC的分辨率决定着ADPLL的带内相位噪声。本文的主

4、要工作是研究设计了一种应用于2．5．5GHz宽带全数字锁相环的门控游标型时间数字转换器。主要研究特色有：1)锁相环在锁定过程中和锁定后对TDC测量范围、分辨率的要求是不同的。锁定过程中对测量范围要求高，对分辨率要求低，锁定后对测量范围的要求低，对分辨率要求高。为了满足锁相环不同状态对TDC测量范围和分辨率的不同要求，所设计的TDC具有两种量化模式——粗量化模式和细量化模式，模式判决电路能根据TDC输入信号幅度的大小自动选择量化模式。2)由于锁相环是分数分频的，在锁定之后，不断变化的分频比会使TDC输入信号的时间间隔增大。为了增

5、加TDC细量化模式的测量范围，使TDC在锁相环锁定后一直工作在细量化模式，TDC的量化单元采用了两级量化结构——第一级为1．bitdecision—select，第二级为游标门控环形振荡器(Verniergated—ring—oscillator，VernierGRO)。3)在传统的VernierGRO中，采用SR触发器做比较器制约了VernierGRO的测量范围和GRO设计的灵活性。本设计采用了一种新型结构的相位比较器，消除了采用SR触发器做比较器对测量范围的制约，提高了GRO设计的灵活性。芯片采用TSMCo．13¨a-n工

6、艺实现，电源电压为1．2V，测试结果表明，TDC的采样频率不低于40MHz，粗量化模式的测量范围不小于25ns，细量化模式的测量范围为1．8ns。应用于ADPLL中，在3．68GHz频率处，环路的带内相位噪声为．92dBc／Hz@5kHz，对应的TDC有效分辨率为23ps。关键词：时间数字转换器游标门控环形振荡器全数字锁相环中图分类号：TN432万方数据ABSTRACTInthefieldofRFwirelesscommunications，traditional矗equencysynthesizersmostlyutiliz

7、echargepumpphase—lockedloops．Theuseoflow-voltagedeep-submicronCMOSprocessesallowsforanunprecedenteddegreeofscalingandintegrationindigitalcircuitry，butcomplicatesimplementationoftraditionalRFcircuits．RecentlyAll-Digitalphase—lockedloop(ADPLL)havebeenanhottopicduetoit

8、sgoodscalability．programmabilityandrobustness．Time-to—DigitalConverter(TDC)isakeybuildingblockinADPLL，TDCresolutiondominatesADPLLin—bandph