全数字锁相环的研究与设计毕业设计

全数字锁相环的研究与设计毕业设计

ID:9510354

大小:402.00 KB

页数:22页

时间:2018-05-02

全数字锁相环的研究与设计毕业设计_第1页
全数字锁相环的研究与设计毕业设计_第2页
全数字锁相环的研究与设计毕业设计_第3页
全数字锁相环的研究与设计毕业设计_第4页
全数字锁相环的研究与设计毕业设计_第5页
资源描述:

《全数字锁相环的研究与设计毕业设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、本科毕业论文(设计、创作)题  目: 全数字锁相环的研究与设计                                   22全数字锁相环的研究与设计摘要本文主要描述了一种设计一阶全数字锁相环的方法,首先分析了课题研究的意义、锁相环的发展历程研究现状,然后描述了全数字锁相环的各个组成部件,并且详细分析了锁相环鉴相器、变模可逆计数器、加减脉冲电路、除H计数器和除N计数器各个模块的工作原理。接着我们使用了VHDL语句来完成了鉴相器、数字滤波器和数字振荡器的设计,并且分别使用仿真工具MAX+plu

2、sII逐个验证各个模块的功能。最后,将各个模块整合起来,建立了一个一阶全数字锁相环的电路,利用仿真工具MAX+plusII验证了它的功能的能否实现,仿真结果与理论分析基本符合。关键词:全数字锁相环;VHDL;数字滤波器;数字振荡器;锁定时间22DesignandresearchofALLDigitalPhase-LockedLoopAbstractInthisbrief,wepresentedawayofdesigningafirst-orderALLDigitalPhase-LockedLoop(A

3、DPLL)firstanalyzesthesignificanceofresearch,thedevelopmentcourseofphase-lockedloopcurrentresearchstatus,andthendescribesthecomponentpartsofalldigitalphase-lockedloop,anddetailedanalysisofthephaselockloopphasediscriminator,reversiblecounterchangemould,ad

4、dandsubtractpulsecircuit,inadditiontoHcounteranddivideNworkingprincipleofeachmodule.ThenweusetheVHDLstatementstocompletethephasediscriminator,digitalfilterandthedesignofthedigitaloscillator,andusingthesimulationtoolofMAX+plusIIonebyonetoverifythefunctio

5、nofeachmodule.Finally,thevariousmodulestogether,establishedafirst-orderdigitalphase-lockedloopcircuit,usingthesimulationtoolofMAX+plusIIverifytherealizationofitsfunction,thesimulationresultsandprincipleKeywords:AllDigitalPhase-LockedLoop;VHDL;Digitalfil

6、ter;Digitaloscillator,Lockingtime22目  录1引言(绪论)……………………………………………………………………51.1课题研究的目的意义………………………………………………………51.2锁相环到全数字锁相环的发展历程………………………………………51.3现状和发展…………………………………………………………61.4设计工具及设计语言…………………………………………………72全数字锁相环的结构与工作原理………………………………………………72.1鉴相器………………………

7、……………………………………………102.2变模可逆计数器(模数K可预置)………………………102.3加减脉冲电路…………………………………………………………102.4除H计数器…………………………………………………………102.5除N计数器…………………………………………………………103全数字锁相环的设计与仿真……………………………………………………103.1鉴相器的设计…………………………………………………………113.2数字环路滤波器的设计…………………………………………………123.3用VH

8、DL语言实现除H计数器……………………………………………153.4用VHDL语言实现加/减脉冲控制器……………………………………153.5除N计数器(分频器)的实现……………………………………………164全数字锁相环的整体仿真…………………………………………………175结论(结束语)…………………………………………………………………19主要参考文献………………………………………………………………………20致谢……………………………………………………………

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。