毕业论文外文翻译-高速数字混合锁相环频率合成器

毕业论文外文翻译-高速数字混合锁相环频率合成器

ID:33052357

大小:124.37 KB

页数:13页

时间:2019-02-19

毕业论文外文翻译-高速数字混合锁相环频率合成器_第1页
毕业论文外文翻译-高速数字混合锁相环频率合成器_第2页
毕业论文外文翻译-高速数字混合锁相环频率合成器_第3页
毕业论文外文翻译-高速数字混合锁相环频率合成器_第4页
毕业论文外文翻译-高速数字混合锁相环频率合成器_第5页
资源描述:

《毕业论文外文翻译-高速数字混合锁相环频率合成器》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、锁相技术译文翻译英文原名:HighSpeedDigitalHybridPLLFrequencySynthesizer译文:高速数字混合锁相环频率合成器年纪专业:08级通信工程班姓名:学号:2011年5月2日英文中文HighSpeedDigitalHybridPLLFrequencySynthesizerAbstract:TheconventionalPLL(Phaselockedloop)frequencysynthesizertakesalongswitchingtimebecauseoftheinherentclosed-loop

2、structure.ThedigitalhybridPLL(DH-PLL)whichincludestheopenloopstructureintotheconventionalPLLsynthesizerhasbeenstudiedtoovercomethisproblem.Itoperatesinhighspeed,butthehardwarecomplexityandpowerconsumptionareotherseriousproblemssincetheDLT(digitallook-uptable)isusuallyim

3、plementedbytheROMwhichcontainsthetransfercharacteristicofVCO(voltagecontrolledoscillator).ThispaperproposesanewDH-PLLusingaverysimpleDLT-replacementdigitallogicinsteadofthecomplexROM-typeDLT.Also,atimingsynchronizationcircuitmakesthenegligibleovershootandmuchshortersett

4、lingtimefortheultrafastswitchingspeed.Also,thehardwarecomplexityandpowerconsumptiongetdecreasedtoabout28%,comparedwiththeconventionalDH-PLL.KeyWords:PLL,DLT,FrequencysynthesisI.INTRODUCTIONHighspeedfrequencysynthesisisveryimportantandiswidelyusedintheelectronicandcommun

5、icationsystemapplications.In1999,El-Elaproposedthatadditionalsignalwhichisasynchronizedsaw-toothwaveformfromtheD/AconverterisinjectedintotheVCOinputoftheconventionalPLLfrequencysynthesizerforthehighspeedoperation[1].However,itneedstheoptimalslopeanddurationateveryfreque

6、ncysynthesis.高速数字混合锁相环频率合成器摘要:传统的锁相环频率合成器需要很长的切换时间,因为其内在的闭环结构。0前已经研发的一种数字混合锁相环來解决这一问题一一在传统的锁相环频率合成器中加入开环结构。它可以高速运行,但硬件复杂度和功耗是一个严重的问题,因为它的数字查找表(包含压控振荡器的传输特性)在ROM中频繁执行。本文提出一种新的数字混合锁相环——使用一种简单的数字查找表代替复杂的ROM型数字查找表。此外,定时同步电路使得环路超调量很小且建立吋间短,从而保证了超高速切换速度。同时,硬件复杂度和功耗比传统的数字混合锁相环

7、(DH-PLL)大约降低28%o关键词:锁相环(PLL),数值查找表(DLT),频率合成1简介高速频率合成是一种非常重要的技术,被广泛地应用在电子和通信系统应用。在1999年,E1-Ela提出在传统锁相环频率合成器压控振荡器的输入端注入额外的信号一一从D/A转换器上得到的同步锯齿波一一可以使它高速度运行【1】。但是,该锯齿波在每一次频率合成吋需要最理想的斜率和持续吋间。要得到高运行速度,事先做好复杂设计的精确同步是必要的。2001年,H.G.Ryu提出了一种简化结构的直接数字频率合成器(DDFS)驱动的高转换速度锁相环【2】。但是,有

8、一个问题,整个系统的速度是受锁相环限制的。Y.Fouzar提出了一种使用频率一电压转换器(FVC)具有双重回路结构的锁相环频率合成器【3】。因为鉴相器(PD),FVC利用了压控振荡器的输出信号和我们提出的粗调控制器,所以

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。