简易数字钟设计

《简易数字钟设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、.成绩：(论文首页纸)2009—2010学年第一学期课程名称：电子技术实验教程任课教师：刘舜奎论文题目：简易数字钟设计学号：EIE08007姓名：杨晨仑年级：08级专业：电子信息工程班级：提交日期：2010年12月22日...摘要：本文针对简易数字钟的设计要求，提出了两种整体设计方案，在比较两个方案的优缺点后，选择了其中较优的一个方案，进行由下而上层次化的设计，先定义和规定各个模块的结构，再对模块内部进行详细设计。详细设计的时候又根据可采用的芯片，分析各芯片是否适合本次设计，选择较合适的芯片进行设

2、计，最后将设计好的模块组合调试，并最终在EWB下仿真通过。关键词数字钟，EWB，74LS160，总线，三态门，子电路一引言所谓数字钟，是指利用电子电路构成的计时器。相对机械钟而言，数字钟能达到准确计时，并显示小时、分、秒，同时能对该钟进行调整。在此基础上，还能够实现整点报时，定时报闹等功能。同时能够切换显示年，月，日。设计过程采用系统设计的方法，先分析任务，得到系统要求，然后进行总体设计，划分子系统，然后进行详细设计，决定各个功能子系统中的内部电路，最后进行测试。二总体设计本阶段的任务是根据任务要

3、求进行模块划分，提出方案，并进行比较分析，最终找到较优的方案㈠方案比较方案一：采用同步电路，总线结构时钟信号分别加到各个模块，各个模块同时受时钟信号控制，框图如下：闹钟小时分钟秒钟显示控制显示总线控制总线1Hz信号该方案的优点是模块内部简单，基本不需要额外的电路，但缺点也很明显，该方案结构不清晰，模块间关系混乱，模块外还需使用较多门电路，不利于功能扩充，且使用了同步电路，而且受同一个时钟信号控制，这样各个模块连接比较麻烦，故本次设计不采用此方案。...方案二：采用异步电路，总线结构将时钟信号输给秒

4、模块，秒模块的进位输给分模块，分模块进位输入给时模块，时的模块进位给星期模块，框图如下：开关控制显示闹钟显示小时星期显示星期小时分钟秒闹钟1HZ脉冲信号闹钟验证该方案用总线结构，主要功能集中在模块内部，模块功能较为独立，模块间连线简单，易于扩展，本次设计采用此方案。综上所述，本次设计采用方案二。秒计数和分计数为60进制，时计数为24进制.㈡芯片选择首先，需要选择使用集成芯片，总体思路是在满足所需功能前提下，能是电路尽可能简单。有以下方案：1.采用74190芯片管脚图及真值表如图所示：可知，7419

5、0上升沿触发，由U/D’控制加减计数，有异步置数段ＬＯＡＤ，没有复位端，ＲＣＯ输出低电平的进位或借位信号，ＭＡＸ／ＭＩＮ在为９或０时输出高电平，ＣＴＥＮ高电平时保持。74190的功能相当强，但也因此使用复杂，不利于电路的简化，且该芯片没有复位端，不利于某些功能的实现。由于本次设计不使用加减计数，该芯片有较多多余功能，不采用。...1.采用7413874138的管脚图和真值表如图：输出信号中只有一条为低电平，其余为高电平，与74160组合使用后，可产生满足要求的控制信号。㈢各个功能模块内部电路1.6

6、0进制的计数器60进制计数器可以作为60秒的功能模块...60进制可调计数器可以用在60分钟可调功能模块2.24进制的计数器24进制可调计数器可以作为24小时可调功能模块3.71490计数器和74138译码器构成可调的星期模块功能...4.用74190和门电路构成闹钟功能模块㈣组装电路并调试总电路图如下...在经过前面几个阶段的设计后，数字钟的各个模块已经设计完毕，根据总体设计时的方案框图，将各个子电路组合起来，加入1Hz的时钟信号，对电路进行总体测试。经测试，电路可以正常计时，并显示，调整无误。

7、而且分钟，小时，星期都是可调。将时间调整到23：59，闹钟调到00：01分，进行测试，时钟进位正常。使用说明：1.如果一开始小时和分钟显示01：01，请分别对应按时H和M；2;开关H对应功能是小时可调；开关M对应功能是分钟可调；开关D对应功能是星期可调；3闹钟功能：开关X和F对应的是设定小时和分钟三缺陷及改进1.没达到设计要求，功能不全，只设计秒，分，小时，星期和闹钟的功能，而且开关数量超过4个2.只能进行加调整，要进行减调整几乎不可能在现有电路基础上改进，只能重新设计，这是一开始就没考虑到的。3

8、.为了方便使用，可以将控制模块输出的控制信号接到LED指示灯上，指明当前所在的状态。四心得体会经过长达两个星期的设计与思考，最终在EWB上完成了数字钟的模拟。其间遇到了许多问题，但最后都一一得到解决。现将心得体会总结如下：1设计初期要考虑周到，否则后期改进很困难。应该在初期就多思考几个方案，进行比较论证，选择最合适的方案动手设计。总体设计在整个设计过程中非常重要，应该花较多的时间在上面。2方案确定后，才开始设计。设计时，多使用已学的方法，如列真值表，化简逻辑表达式，要整体考虑，不可