eda实验—数字钟的设计

《eda实验—数字钟的设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、EDA实验报告班级：姓名:学号：实验四EDA技术设计性实验一数字钟的设计实验目的:1、熟练地运用数字系统的设计方法进行数字系统设计;2、能进行较复杂的数字系统设计；3、按要求设计一个数字钟。二.实验要求:1）设计一个数字钟。2）具有时分秒计数显示功能，以24小时循环计时。3）具有清零，调节小吋、分钟的功能。4）具有整点报时，整点LED灯花样显示。5）、可清零、可调时，具有整点报时功能。三、设计原理数字钟的基本工作原理：数字钟以其显示时间的直观性、走时准确性作为一种计时工具，数字钟的基本组成部分离不开计数器，在控制逻辑电路的控制下完成预定的各项功能。数字钟的基本原理方框图如下：四、实验设备

2、及器材：PC机一台、GW48教学实验系统一台、下载电缆一根五、实验内容1.工作原理简述通过第一个60进制计数器进行计数，每计满60次（每秒一次）给送一个进位CO给下一个60进制计数器，第二个计数器通过对CO的计数实现0到60分的计数；当第二个计数器计满60次C01便送出一个进位给24进制计数器，通过对C01的计数可实现对0时到24吋的计数。整点报时可以通过第二个计数器送出第一个进位C01时开启蜂鸣器以实现整点报时这一功能。时间的调整可以同个一个二选一器件来进行选通，可实现手动调时这一功能。在设计过程中为了减少按键个数，用一个四位计数器来实现模式选择和手动调吋。1.原理图构建如下:elke

3、nminresetd3out[0..0]setminseoorcir.st3■VIIIIMli■••■33OUTIO..UJsetmin••,•secondrt2:hourii—dkdaout[5..0]resetiinstli2.各模块程序：(1)分和秒的：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYsecondISPORT(elk,reset,setmin:STD_LOGIC;enmin:OUTSTDJLOGIC;daout:OUTSTD_LOGIC_VECTOR(6DOWN

4、TO0));ENDENTITYsecond;ARCHITECTUREfunOFsecondISSIGNALcount:STD_LOGIC_VECTOR(6DOWNTO0);SIGNALenmin_l,enmin_2:STD_LOGIC;BEGINdaout<=count;enmin_2<=setmin;enmin<=(enmin_1orenmin_2);PROCESS(clk,reset,setmin)BEGINIF(reset=,O,)THENcount<=H0000000M;ELSIF(clk'eventandelk-T)thenIF(count(3downto0)=H1001n)t

5、henIF(count<11000()0)thenIF(count=n1011001u)thenenmin_l<=,r；count<=,,0000000n;ELSEcount<=count+7;ENDIF;ELSEcount<=MOOOOOOOn;ENDIF;ELSIF(count

6、ALL;ENTITYhourISPORT(clk,reset:INSTD_LOGIC;daout:outSTb_LOGIC_VECTOR(5DOWNTO0));ENDENTITYhour;ARCHITECTUREfunOFhourISSIGNALcount:STD_LOGIC_VECTOR(5DOWNTO0);BEGINdaout<=count;PROCESS(clk,reset)BEGINIF(reset=,O,)THENcount<=,fOOOOOOH;ELSIFCclk^ventandelk二T)THENIF(count(3DOWNTO0)=n1001M)THENIF(count<

7、100()ll)THENcount<=count+7;elsecount<=n000()0()n;ENDIF;ELSIF(count<100011)THENcount<=count+l;ELSEcount<=HOOOOOOn;ENDIF;ENDIF;ENDPROCESS;ENDfun;(2)闹铃和led灯的:LIBRARYIEEE;USEIEEE.STD_LOG1C_1164.ALL;USEIEEE.STD_LOG1C_UNS1GN