资源描述：
《基于cpldfpga的同步数字复接器建模与设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、论文题目：基于CPLD/FPGA的同步数字复接器建模与设计专业：电子信息工程学生：解夏敏签名：指导教师：吴延海签名:摘要随着EDA技术的快速发展，CPLD/FPGA已经广泛应用于电子设计与系统控制的各个方面。本课题利用CPLD/FPGA性能优越、使用方便的特点实现同步数字复接系统的功能。在同步复接的原理框图模型的基础上，采用超高速集成电路硬件描述语言（VHDL）完成了四路同步复接系统的设计。首先对四路同步复接器和分接器进行总体设计，将四路同步复接器分为五大模块，其中包括分频器模块、内码控制器模块、时序产生器模块、内码产生器模块、输出电路模块，将四路同步分接器
2、分为三大模块，其中包括帧同步信号移位和时序信号恢复模块、分路器模块、串并变换电路模块。并在QuartusII集成开发环境对各个模块进行软件设计和功能仿真，然后将所有模块链接在一起完成复接器系统的设计，进行系统总体功能仿真，并将部分电路下载至FPGA芯片进行验证，获得正确的设计结果，达到了数字复接系统的设计要求。【关键词】VHDLFPGA复接器分接器【论文类型】应用型38Title：SynchronousDigitalMultiplexerModelingandDesignBasedonCPLD/FPGAMajor：ElectronicandInformati
3、onEngineeringName：XieXiaMinSignature：Supervisor：WuYanHaiSignature：ABSTRACTWiththerapiddevelopmentofEDAtechnology,CPLD/FPGAhasbeenwidelyusedinelectronicdesignandallaspectsofsystemcontrol.ThesubjectofusingCPLD/FPGAsuperiorperformance,easeofusefeaturestoachievesynchronousdigitalmultip
4、lexingfunctionofthesystem.Synchronousmultiplexinginblockdiagrammodel,basedontheultrahighspeedintegratedcircuithardwaredescriptionlanguage(VHDL)completedafour-waysynchronousmultiplexingsystem.Firstoffoursynchronousmultiplexeranddemultiplexerforoveralldesign,thefoursynchronousmultipl
5、exerisdividedintofivemodules,includingthedividermodule,thecodecontrollermodule,thetiminggeneratormodule,thecodegeneratorModule,theoutputcircuitmodule,thefoursynchronousdemultiplexerdividedintothreemodules,includingframesynchronizationsignalshiftandtimingsignalrecoverymodule,splitte
6、rmodules,stringsandtransformthecircuitmodule.QuartusIIintegrateddevelopmentenvironmentinvariousmodulesofthesoftwaredesignandfunctionalsimulation,andthencompleteallthemoduleslinkedtogethermultiplexersystemdesign,functionalsimulationfortheoverallsystem,anddownloadedtotheFPGApartofthe
7、circuitchipverification,obtainthecorrectDesignresult,DigitalMultiplexSystemmetthedesignrequirements.【Keywords】VHDLFPGAMultiplexerDemultiplexer【TypeofThesis】Applied38目录摘要IABSTRACTII1绪论11.1课题研究背景11.2数字复接技术的发展11.3复接技术的研究现状21.4本文主要内容及章节安排32EDA技术介绍42.1EDA技术及其发展42.2EDA开发工具52.2.1开发环境Quart
8、usII的介绍52.2.2FPGA与CPLD简介72
