欢迎来到天天文库
浏览记录
ID:28062128
大小:192.49 KB
页数:6页
时间:2018-12-07
《数电实验2时序逻辑电路的设计与仿真》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、实验二时序逻辑电路的设计与仿真学校:哈尔滨工业大学院系:电信学院通信丄程系班级:学号:姓名:哈尔滨工业大学实验二时序逻辑电路的设计与仿真3.1实验要求本实验练习在MaxplusII环境下时序逻辑电路的设计与仿真,共包括6个子实验,要求如下:节序实验内容要求3.2同步计数器实验必做3.3时序电路分析实验必做3.4移位寄存器实验必做3.5三人抢答器实验必做3.6串并转换电路实验选做3.7奇数分频电路实验选做3.2同步计数器实验3.2.1实验目的1.练习使用计数器设计简单的时序电路2.熟悉用MAXPLUSII仿真吋序电路的
2、方法3.2.2实验预习要求1.预习教材《6-3计数器》2.了解本次实验的目的、电路设计要求3.2.3实验原理计数器是最基本、最常用的时序逻辑电路之一,有很多品种。按计数后的输出数码来分,有二进制及BCD码等区别;按计数操作是否有公共外吋钟控制来分,可分为异步及同步两类;此外,还有计数器的初始状态可否预置,计数长度(模)可否改变,以及可否双向等区别。本实验用集成同步4位二进制加法计数器74LS161设计N分频电路,使输出信号CPO的频率为输入时钟信号CP频率的1/N,其中N=(学号后W位mod8)+8。下表为74LS1
3、61的功能表。CLRNLDNENPENTCLKDCBAQDQCQBQACO0——--——----—0000010■---TDCBADCBA01111T加法计数01111T11111110--QDnQCnQBnQAn011--03.2.4实验步骤1.打幵MAXPLUSII,新建一个原理阁文件,命名为EXP3_2.gdf。2.按照实验要求设计电路,将电路原理图填入下表。N分频电路原理图.LDNABQACQ6DQCENTQOENPRCOCLRMCLK74161COUNTERLTWJT1.新建一个波形仿真文件,命名为EXP3
4、_2.scf,加入时钟输入信号CP及输出信号CPO,外点击MAXPLUSII左侧工具条上的时钟按钮過,将CP的波形设置为周期性方波。2.运行仿真器得到输出信号CPO的波形,将完整的仿真波形图(包括全部输入输出信号)附于下表。N分频电路仿真波形
5、割3.4移位寄存器实验3.4.1实验目的练习使用移位寄存器设计简单的时序电路。3.4.2实验预习要求1.预习教材《6-4移位寄存器》2.了解木次实验的□的、电路设计要求3.4.3实验原理数据的移位寄存是一种常见的算数和逻辑动作,例如在进行算数的乘法或除法过程中,就需要将部分积进
6、行先移位,再和加或和减的操作。移位寄存器从结构上看,是将若干个触发器级联起来,按数据输入方式来分,有串行和并行两种,而移位方A则有左移和石移之区别,同吋数据输出也有并出和串出之分。请用4位双向通用移存器74LS194设计一个序列检测器,功能为:在时钟CP的驱动下,数据输入端D每个时钟周期输入1bit二进制数,形成一个二进制序列,当序列中出现’1011’时,输出端F输出一个时钟周期的高电平,否则为低电平。3.4.4实验步骤1.打幵MAXPLUSII,新建一个原理图文件,命名为EXP3_4.gdf。2.按照实验要求设计电
7、路,将电路原理图填入下表。移位寄存器实验原理聞1.新建一个波形仿真文什,命名为EXP3_4.scf,加入所宥输入输出信号,并绘制输入信号CP、D的波形。2.运行仿真器得到输出信号F的波形,将完整的仿真波形图(钮拈全部输入输出信号)附于下表。移位寄存器实验仿真波形图■ne„Value:.200Ons400Ons600Ons8000ns1Ous皇12us14us皇16us18us皇2Ous22us24us26us2•CPJu1—T-lj-rnrir-」•dR1F0rll_
此文档下载收益归作者所有