基于quartusii的计时电路设计

《基于quartusii的计时电路设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于QuartusII的计时电路设计摘要rdfcbaz作为一种可编程逻辑的设计环境，由于其强大的设计能力和直观易用的接口，越來越受到数字系统设计者的欢迎。文章以一个计时电路为例，利用VK硬件编程语言和原理图结合，实现计时、校准、整点提示等功能，最后连接数字电路实验箱进行验证。关键词^.^.8az计时校准分频中图分类号：W14文献标识码：參引言本文利用斗dks实现由四个数码管显示的计时电路，以低两位按照2t进制设计，高两位为任意进制设计为例，并按频率校准高两位的显示，按频率校准低两位的显示，在计数到达某整点值时（例如的时刻）

2、，4盏IXB灯一起按照IKiHXj烁■秒钟。I电路设计整体电路的程序包含4大部分：计数器（高低位两段）、七段译码器、分频器、整点闪烁。各电路模块拟通过硬件语言实现，生成原理图，再根据逻辑关系进行顶层电路的连接，至此其基本电路的设计情况完成。现将各模块实现方法呈现如下。L■计数器的设计LLI低两位计数器的设计低两位固定为二十进制，可用五位二进制编码其计数状态，程序如下LKuauYXK；kmIL■SCnx.SV.LMX.IULLXCC.SVJJCX.bSXtfEB.iUL：E

3、TI:MTSVJLKX.WHU（4•）CMT：HTSV.LKX）；祕IKmiE8>ri^8rf.Bsx/rxqi:svjMXjmiu（4•BCCXPuKCSS叫I，uSTI）BCCXXUSTI：MTC

4、XCC；kmILXCC.SVJJCX.IIb4.TJJ.■SCXCC.SVJMX.BfSStfTB.lULsNuT(今，uTB:XSVJMX；■:XSVJ.KX.Vdlu(4•)；CMT：XSVJMX；NTB:MTSVJMX.WIBu(4•))；»逆齜I，fAuC-XETM8>rf4lB^2:S«JMXJEC，tt(4•)；»7aLiI:SVJMX.1EC1IU(4MVW•)；BCCXPutCCSSKCX■H^-l；tvan:te/明’•)；ELSTrTEZ快:T92iITE/92r);mtilT；tilPutCCSS；N

5、TB^2;C/B■u^;4为高位时钟输入，cm*为进位信号输出，MT12为五位计数信号输出。■为进制控制开关输入信号。12七段译码器的设计实现高低两位的译码，程序简单但较为冗杂，在此不列出。ILI分别为低位和高位计数输入，Irfs.e.42分别为14段低位和高位译码信号输出。L3分频器的设计实验箱内晶振时钟频率为进行分频分别得到It^n勺频率，较简单在此不再列出。为出，外为出。14整点闪烁的设计整点时刻低两位全部为零，高两位为任意指定的数。在这种情况下，UB灯要闪烁IS。因为低两位计数B跳一次,所以可以用低两位的前》实现定

6、时。闪烁用的时钟频率来实现。其HP3IS8I-S-PsHnsvesLIVLb.sHP3ISSI^N^8-rdu<«-—H?T(j:H3—ss-关：M3—ssl^nsp2RCX5;9ZHTB;eHMn:MT3JMXIWRUw(4•)壽)•)3—CSIHSP3JMXIWC1BU(4(4•)壽)t⑴冰仏，(c^HHe^euc^HHreuc^Htirtuc^eHir•ue^HIH^)))TfcrELSEtilPuKCSS；C/,HU^；+连接IK«~对钟信号，H«TI、HTIZ分别为低位和高位计数输入，术为《位整点设置输入。顶层电

7、路的连接按照各部分的逻辑关系将以上原理图连接起来并引出输入与输出，如图

8、所示。其屮，L力低位控制校准信号，■为高位控制校准信号。2验证将电脑与数字电路实验箱相连接，按照实验箱锁定各个引脚，实现输入控制与输出显示，并将其下载到开发板上。验证所设计的电路，符合要求。参考文献II维普网«ILsIIB1•今日电子，2MS.卢毅.VIU与数字电路设计■.科学出版社，2ML«李聪锟.数字电子技术基础■.高等教育出版社，》14.141郑亚民，许敏.基于冬dksll的带计时器功能的秒表系统设计FI.电子工程师，2MB,31(I)：V)-b

9、L