基于quartusii图形输入电路的设计

《基于quartusii图形输入电路的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、实验一基于QUARTUSII图形输入电路的设计一、实验目的1、熟悉AlteraFPGA开发流程，掌握Quartus11原理图输入设计的开发流程。2、通过一个简单的3-8译码器的设计,掌握组合逻辑电路的设汁方法。二、实验原理3-8译码器三输入，八输出。当输入信号按二进制方式的表示值为N时，输出端标号为N的输出端输出高电平表示有信号产生，而其它则为低电平表示无信号产生。因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合。其真值表如表1-1所示输入

2、输出CBAD7D6D5D4D3D2D1DO0000000000100100000010010000001000110000100010000010000101001000001100100000011110000000表1-1三-八译码器真值表译码器不需要像编码器那样用一个输出端指示输出是否有效。但可以在输入中加入一个输出使能端，用来指示是否将当前的输入进行有效的译码，当使能端指示输入信号无效或不用对当前信号进行译码时，输出端全为高电平，表示无任何信号。本例设计中没有考虑使能输入端，自己设计时可以

3、考虑加入使能输入端时，如何设计。三、实验内容在本实验中，用三个拨码开关来表示三八译码器的三个输入（A、B、C）;用八个LED来表示三八译码器的八个输出（D0-D7）。通过输入不同的值来观察输出的结果与三八译码器的真值表（表1-1）是否一致。实验箱中的拨码开关与FPGA的接口电路如下图1-1所示，当开关闭合（拨码幵关的档位在下方）时其输出为低电平，反之输出高电平。其电路与FPGA的管脚连接如表1-2所示图卜1拨码开关与FPGA接口电路信号名称对应FPGA管脚名信号说明ckeylPINJ28从ckey

4、l输岀到FPGA的PIN128ckey2PTN_127从ckey2输出到FPGA的PIN127ckey3PINJ18从ckey3输出到FPGA的PIN118ckey4PrN_117从ckey4输出到FPGA的PIN117表1-2拨码开关与HPGA管脚连接表LED灯与FPGA的接口电路如图1-2所示，当FPGA与其对应的端口为低电平时LED图1-2LED灯与FPGA接口电路信号名称对应FPGA管脚名说明LED1PIN_142从FPGA的PIN142至LED1LED2PIN_141从FPGA的PIN1

5、41至LED2LED3PIN_139从FPGA的PIN139至LED3LED4PTN_138从FPGA的PIN一138至LED4LED5PTN_137从FPGA的PIN137至LED5LED6PTN_135从FPGA的PIN135至LED6LED7PIN」34从FPGA的PIN」34至LED7LED8PTN_133从FPGA的PIN133至LED8U!实验步骤农1-3LED灯与FPGA管脚连接农下面将通过这个实验，向读者介绍QL'ARTUSI丨的项目文件的生成、编译、管脚分配以及时序仿真等的操作过

6、程。1、建立工程文件1）选择开始-〉程序-〉々116门->0此〃1^3丨19.0,运行QUARTUSII软件。或者双击桌而上的QUAKTUSII的图标运行QUAKTUSII软件，出现如图1_3所示，如果是第一次打开QUAHUS丨1软件可能会有其它的提示信息，使用者可以根据自己的实际情况进行设定后进入图1-3所示界面。图1-3QUARTUSTT软件运行界而2）选择软件中的菜单File-〉NewProjectWizard,新建一个工程。如图H4所示。3）点击图1-4中的NEXT进入工作目录，工程名的设

7、定对话框如图1-5所示。第一个输入框为工程目录输入框，川户可以输入如R：/EDA等工作路径來设定工程的目录，设定好后，所有的生成文件将放入这个工作目录。第二个输入框为工程名称输入框，第三个输入框为顶层实体名称输入框。用户可以设定如expl,一般情况下工程名称与实体名称相同。使用者也可以根据自巳的实际情况来设定。图1-4新建工程对话框图1-5指定工程名称及工作目录4）点击NEXT,进入下一个设定对话框，如图1-6所示。此处可以添加已有的设计文件，如果此前已经设计了一些此工程的设计文件，则可点击Fil

8、ename栏右边的按钮，查找与工程相关的所有设计文件加入到工程中。若是全新的工程，按默认选项直接点击NEXT进行器件选择对话框。SelectIhedesignfilesyouwanttoincludeinthepcojecl.ClickAddAlltodddaldesignfilesintheprojectdireclocy