13-14-1数电半期N.doc

《13-14-1数电半期N.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、班级学号姓名密封装订线密封装订线密封装订线西南交通大学2013－2014学年第(1)学期期中考试试卷课程代码2101095　　课程名称数字电子技术　考试时间120分钟题号一二三四五六总成绩得分阅卷教师签字：一、单项选择题（每题2分，共20分）1.欲对全班60个学生以二进制代码编码表示，最少需要二进制码的位数是（）。A、6B、10C、30D、602.将二进制数110101转换为8421BCD码为（）。A、01010011B、01101010C、00110101D、110101003．若将一个同或门（输

2、入端为A,B）当作反相器使用，则A、B端应（）。A、A或B中有一个接1；B、A和B并联使用；C、A或B中有一个接0；D、同或门无法转换为反相器4.符合下面真值表的门电路是（）。ABY001010100111A、与门B、或门C、同或门D、异或门5．最小项的逻辑相邻最小项是（）。A、B、C、D、6．函数F=AB+BC，使F=1的输入ABC组合为()A、ABC=000B、ABC=010C、ABC=101D、ABC=1107.设个四位二进制数A3A2A1A0和B3B2B1B0，问下图电路完成的功能是（ ）。

3、A、两个四位二进制数相加B、两个四位二制数相同比较C、两个四位二进制数相减D、两个四位二进制数大小比较8.设某函数的表达式Y=A+B,若用四选一数据选择器来设计，则数据端D0D1D2D3的状态是（）。(设A接公共地址端低位A0,B接高位A1)A、0111B、1000C、1010D、01019．TTL集成电路74LS138是３/８线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出：为（）。A、00100000B、11011111C、11110111D、0000010010.引起组合

4、电路中竞争与冒险的原因是（）。A、逻辑关系错误B、干扰信号C、电路时延D、电源不稳定二、填空题（前10空每空1分，后6空每空2分，共22分）1．39.75＝（）2=()16=(　　　　　　　　　)8421BCD2．数字电路中三极管主要工作在和两种工作状态。3．自然数i≠j，对同一逻辑函数的两个最小项mi×mj=。4.设Y=A⊕B。若令B=1，则Y=。5.共阳极接法的发光二极管数码显示器，应采用电平驱动的七段显示译码器。6.全加器和半加器的区别是：。7．对于10选1数据选择器，地址端最少应有个。8．函

5、数Y=AB+AC的最小项表达式为________。9．函数的反函数____________。10．某个逻辑电路在正逻辑中的表达式为，如用负逻辑表示，则Y=。11.A、B是两个2位二进制数A1A0和B1B0，在设计组合逻辑电路时如果要求A>B，则表达式Y(A>B)＝___________________________________。12．判断函数是否存在竞争与冒险现象。判断结果：，原因：。三、写出图示各逻辑图的逻辑函数式。（2×3=6分）四、化简题。（每小题4分，共16分）1．用公式法将表达式化成

6、最简与或式。2．用公式法将化简成最简与或式。3．用卡诺图法化简逻辑函Y2（A,B,C,D）=∑m(0,2,8,9,15)，给定约束条件为∑d(5,7,10,11,12,13,14)=04．用卡诺图化简法将Y化简成最简与或式：给定约束条件为三、分析题。（共6分）下图逻辑电路，要求：写出逻辑表达式；列出真值表；指出其逻辑功能。三、设计题。（每小题10分，共30分）1．试设计一逻辑组合电路：用3线－8线译码器74LS138和适当逻辑门电路组成三输入信号的奇偶校验电路，当输入信号1的个数为奇数时，输出0，否

7、则输出1。2．某选煤厂由煤仓到洗煤楼用三条传送带（A、B、C）运煤，煤流方向为C→B→A。为避免在停车时出现煤的堆积现象，要求三台电动机要顺煤流方向依次停车，即A停，B必须停；B停，C必须停。如果不满足应立即发出报警信号。设输入开机为1，输出报警为1。列出真值表，写出逻辑表达式并用8选1数据选择器74HC151来实现。3、设计一个一位二进制数全减器电路：输入为被减数A、减数B和来自低位的借位Ci，输出为两数之差D及向高位的借位信号Co，用3线－8线译码器74LS138和适当逻辑门电路组成。要求有真值

8、表，逻辑函数式及相关的设计过程。