亚微米BiCMOS[B]芯片及其剖面结构与制程技术分享.doc

亚微米BiCMOS[B]芯片及其剖面结构与制程技术分享.doc

ID:27837939

大小:111.00 KB

页数:12页

时间:2018-12-06

亚微米BiCMOS[B]芯片及其剖面结构与制程技术分享.doc_第1页
亚微米BiCMOS[B]芯片及其剖面结构与制程技术分享.doc_第2页
亚微米BiCMOS[B]芯片及其剖面结构与制程技术分享.doc_第3页
亚微米BiCMOS[B]芯片及其剖面结构与制程技术分享.doc_第4页
亚微米BiCMOS[B]芯片及其剖面结构与制程技术分享.doc_第5页
资源描述:

《亚微米BiCMOS[B]芯片及其剖面结构与制程技术分享.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、亚微米BiCMOS[B]芯片及其剖面结构与制程技术分享  BiCMOS[B]的Twin-Well[1]与P-Well[2]或N-Well[3]的制造技术有很大的不同。主要是CMOS特征尺寸为亚微米级,使制造技术发生了重要的变化。  由于器件尺寸缩小,栅氧化膜的厚度也要求按比例减薄,这主要是为了防止短沟效应。薄栅氧化膜要达到其高质量的指标:低的缺陷密度,好的抗杂质扩散的势垒特性,具有低的界面态密度和固定电荷的Si/SiO2界面,在热载流子应力和辐射条件下的稳定性以及低的热预算(温度时间乘积量)工艺。  在亚

2、微米制造技术中,P沟道区的注入一般需要作两次注入,其中一次用于调整阈值电压,另一次用于抑制穿通效应。抑制穿通的注入通常是高能量,较高剂量,注入峰值较深(延伸至源-漏耗尽区附近);而调节阈值电压注入一般能量较低,注入峰值位于表面附近。因此栅下的杂质分布不仅决定于衬底掺杂,而且还决定于注入杂质,因而沟道区杂质呈非均匀分布。  在亚微米技术中,为了抑制CMOS穿通电流和减小短沟道效应,工艺要求更浅的源漏结深,达到浅结。工艺对PN结有很高的要求:高的表面浓度,浅的结深,低接触薄层电阻以及很小的结漏电流。  在浅的

3、N+P结中,可用75As+注入来实现。由于砷离子相当重,因而可使被注入区硅表面变为无定形,此时,只要在900℃较低温度下退火,即可由固相外延形成再结晶,相应扩散却相当小,因此可实现N+P浅结。还需要P+N浅结。采用49BF2+注入,由于49BF2+质量大,并能将结深降到单用11B+时的四分之一,来制作P+N浅结。    在浅结欧姆接触中,Al-Si互扩散产生的结漏电,穿通等是影响器件热稳定性,甚至造成器件失效的一个严重问题,为此采用在Al层和Si之间加一扩散阻挡层的方法,通常选用TiN膜,这是因为TiN热

4、稳定性好。  轻掺杂漏LDD结构主要应用于亚微米或深亚微米MOS器件中,以提高源漏穿通电压和减少高电场引入的热载流子注入问题。具有代表性的结构和技术有利用TEOS侧墙制作对称LDD结构,它的形成方法就是在栅和源漏的重掺杂区之间引入一个轻掺杂区。这样,N+或P+区注入杂质不会在栅下面发生横向扩散,但会在侧墙下面扩散。  本文提出,为了直观显示出双极型与CMOS器件兼容集成的亚微米BiCMOS[B]结构,应用芯片结构技术[4-6],可以得到芯片剖面结构,并利用计算机和它所提供的软件,描绘出制程中芯片表面﹑内部

5、器件以及互连的形成过程和结构的变化的示意图。2亚微米芯片剖面结构  应用芯片结构技术[4-6],使用计算机和它所提供的软件,可以得到亚微米BiCMOS[B]芯片典型剖面结构。首先由设计人员在电路中找出各种典型元器件:NMOS,PMOS,NPN(纵向)以及PNP(横向)。然后由制造人员对这些元器件进行剖面结构设计,选取剖面结构各层统一适当的尺寸和不同的标识,表示制程中各工艺完成后的层次,设计得到可以互相拼接得很好的各元器件结构(或在元器件结构库中选取),分别如图1[A]﹑[B]﹑[C]以及[D]等所示(不要

6、把它们看作连接在一起)。最后把各元器件结构依一定方式排列并拼接起来,构成电路芯片剖面结构,图1为其示意图。  图1芯片剖面结构是以双极型制程及其所制得的元器件为基础,引入兼容的CMOS器件工艺,最终在同一硅衬底上形成IC中主要器件。而图1-B的芯片剖面结构中,除了图1-A的四种器件外,还有其它无源器件:如位于场区上的双层Poly电容和Poly电阻等;或衬底MOS电容(或双极型电容)和N-Well电阻(或基区电阻);或采用掺杂N+Poly与硅表面直接相接形成浅发射区的结构来代替图中NPN结构,来提高电路速度

7、;或它们之间的不同结合,就形成多种不同的复杂的BiCMOS[B]结构,可选用其中一种与设计电路直接相联系的结构。限有篇幅,本文仅介绍图1-A技术。3亚微米芯片工艺技术  设计电路CMOS采用0.8μm/双极型为2~3μm设计规则,使用1~2μm薄外延的亚微米BiCMOS[B]制造技术。该电路主要元器件﹑制造技术以及主要参数如表1所示。它以双极型制程及其所制得的元器件为基础,引入兼容的CMOS器件工艺,并对其中芯片结构和制造工艺进行改变,以制得CMOS器件的相容技术,最终在同一硅衬底上形成如表1所示的IC中

8、主要元器件,并使之互连,实现所设计的电路。该电路或各层版图己变换为缩小的各层平面和剖面结构图形的IC芯片。如果所得到的工艺与电学参数都适合于所设计电路的要求,则芯片功能和电气性能都能达到设计指标。  为实现亚微米BiCMOS[B]技术,对双极型制造工艺作如下的改变。  (1)在自对准形成BLN+埋层﹑BLP+埋层和P型薄层外延后,分别引入11B+﹑31P+注入并推进,生成与埋层相接的Twin-Well,同时形成双极型隔离;引入

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。