北邮数字电路和逻辑设计实验-实验报告(上)

《北邮数字电路和逻辑设计实验-实验报告(上)》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、北京邮电大学电路实验中心＜数字电路与逻辑设计实验（上）＞实验报告班级学院实验室审阅教师XXXXXXXXX姓名（班内序号）：XXX）学号：2xxx实验时间：XXXX评定成绩：目录实验1QuartusII原理图输入法设计与实现3一、实验目的3二、实验所用器材3三、实验任务要求3网、实验原理图3五、实验仿真波形图及分析4实验2用VHDL设计与实现组合逻辑电路5一、实验目的5二、实验所用器材5三、实验任务要求5四'VHDL代码5五、实验仿真波形图及分析7实验3用VHDL设计与实现时序逻辑电路8一'$验S白

2、勺8二、实验所用器材8三、实验任务要求8四、模块端口说明及连接图8五、VHDL代码9六、实验仿真波形图及分析10实验4用VHDL设计与实现数码管动态扫描控制器10—、实验目的10二、实验所用器材11三、实验任务要求11网、模块端口说明及连接图11五、VHDL代码11六、实验仿真波形图及分析15故障及问题分析16总结和结论17实验1QuartusII原理图输入法设计与实现—、实验目的(1)熟悉用QuartusII原理图输入法进行电路设计和仿真；(2)掌握QuartusII图形模块单元的生成与调用；(

3、3)熟悉实验板的使用。二、实验所用器材(1)计算机;(2)直流稳压电源；(3)数字系统与逻辑设计实验开发板。三、实验任务要求(1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。(2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。(3)用3线-8线译码器(74LS138)和逻辑门设计实现函数F=C_B_A_+C_BA_+CB_A_+CBA,仿真验证其功能，并下载到实验板测试。要

4、求用拨码幵关设定输入信号，发光二极管显示输出信号。实验原理(1)半加器原理图(2)全加器原理图AiI

5、8ns■POABCOSBOBOBOBO1^*1炒3Dps16.875nsJ1.28us2.56us3.84us仿真波形图分析：根据仿真波形，可以确定电路实现了半加器的功能，其逻辑表达式*S=A®B，CO=ABo但我们也可以发现输出S和CO出现了静态功能冒险，要消除该冒险可以加入相应的选通脉冲。(2)全加器仿真波形图NameValueat16.88nsDps2.56us5.12us7.68us1^-01^-2AiBOBiBOCi-lBOCiBOSiBO16.875nsJL_仿真波形图分析：根据仿真波

6、形，WJ•以确定电路实现了全加器的功能，其逻辑表达式为Si=Ai®Bi㊉Ci-l，Ci二AiBi+(Ai㊉Bi)Ci-l。(3)函数F仿真波形图实验2用VHDL设计与实现组合逻辑电路一、实验目的(1)熟悉用VHDL语言设计组合逻辑电路和时序电路的方法：(2)熟悉用QuartusII文本输入法进行电路设计；(3)熟悉不同的编码及其之间的转换。二、实验所用器材(1)计算机；(2)直流稳压电源；(3)数字系统与逻辑设计实验幵发板。三、实验任务要求(1)用VHDL语言设计实现一个共阴极7段数码管译码器，仿

7、真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，7段数码管显示输出信号。(2)用VHDL语言设计实现一个8421码转换力格雷码的代码转换器，仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。(3)用VHDL语言设计实现一个4人表决器，多数人赞成决议则通过，否则决议不通过，仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。VHDL代码(1)7段数码管译码器LIBRARYIEEE;USEIEEE.STDLOGIC

8、1164.ALL;USEIEEE.STDLOGICUNSIGNED.ALL;ENTITYsmgymqISPORT(A:INSTD_LOGIC_VECTOR(3DOWNTO0);B:OUTSTD_LOGIC_VECTOR(0TO6);C:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDsmgymq;ARCHITECTUREbehavioralOFsmgymqISBEGINPROCESS(A)BEGINC<="11111100";CASEAIS(1)8421码转换为