Xilinx可编程逻辑器件设计与开发（基础篇）连载6：Spartan.doc

《Xilinx可编程逻辑器件设计与开发（基础篇）连载6：Spartan.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、Xilinx可编程逻辑器件设计与开发（基础篇）连载6：Spartan　　Spartan-6的每个SLICE有8个存储元件，可以实现存储功能。其中4个与O6相连的存储单元可以配置成寄存器或锁存器，而与O5相连的存储单元仅可以配置成寄存器，如图2-4所示。这是与Spartan-3系列器件不同之处。　　图2-4SLICE里寄存器/锁存器配置三、多路复用器（MUX）　　多路复用器F7AMUX、F7BMUX和F8MUX通常和函数发生器或者片上逻辑一起实现多种多路复用器。在Spartan-6中，LUT可以实现如下多路复用器。　　一个LUT实现4:1多路复用器。　　2个LUT实现8:1多路复用器。　　

2、4个LUT实现16:1多路复用器。　　MUX有两个原语，MUXF7和MUXF8。四、快速先行进位逻辑（CarryLogic）　　除了函数发生器，SLICEM和SLICEL（非SLICEX）包含专门的进位链，用于在SLICE中实现快速算术加减运算。CLB中有一条进位链，能解决多位宽加法、乘法从最低位向最高位的进位延时问题。先行进位逻辑有专用的进位通路和进位多路复用器（MUXCY），可用来级联函数发生器（LUT），以实现更宽更复杂的逻辑函数，提高CLB的算术运算速度。Spartan-6中的进位链是上行进位链，每个SLICE具有4位的高度。考虑到进位链的上行结构特点，在设计中，要特别注意进位链

3、的长度，因为如果当进位链长度超出一列时，进位会导致延时变长很多，影响时序。　　快速先行进位逻辑有一个原语，即CARRY4。五、算术逻辑（MULT_AND）　　算术逻辑包括一个异或门（XOR）和一个专用与门（MULT_AND）。一个异或门可以使一个SLICE实现2位全加操作，专用与门可提高乘法器的效率。