Xilinx可编程逻辑器件设计与开发（基础篇）连载48：Spartan.doc

《Xilinx可编程逻辑器件设计与开发（基础篇）连载48：Spartan.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、Xilinx可编程逻辑器件设计与开发（基础篇）连载48：Spartan　　12.2.7PicoBlaze指令存储器配置方式　　PicoBlaze微控制器实际上包含两个部分，分别是内核KCPSM3和指令存储器ROM。为了确保在程序运行期间不会有写入操作，BRAM的WE端接地，如图12-18所示。当然，除了这种方式，还会有多种其他方式，下面将一一介绍。　　　　图12-18PicoBlaze微控制器存储器的标准配置1K&TImes;18　　应用程序被编译后并被综合作为FPGA实现的一部分，与FPGA的配置文件.bit一起存储，在FPGA的配置过程中，应用程序被自动装入B

2、RAM，如图12-19所示。　　　　图12-191K&TImes;18　　应用程序被编译后，可以不用再次与FPGA一起综合，BRAM数据即可通过JTAG或者UART被写入，如图12-20所示。　　　　图12-201K&TImes;18（具有UART或JTAG编程）　　两个PicoBlaze共享同一个BRAM，尽管他们执行相同的代码，但是每个微控制器都是单独执行，有自已独立的IO、中断和时钟，如图12-21所示。　　　　图12-21两个PicoBlaze共享1K&TImes;18　　将一个BRAM分成两块，供两个PicoBlaze使用。注意地址位ADDRESS［9］

3、的接法。配置方式如图12-22所示。　　用分布式RAM实现PicoBlaze的指令存储器，比较适合于指令比较少的应用，因为分布式RAM会消耗LUT资源，如果RAM容量太大，会影响逻辑的实现。配置方式如图12-23所示。　　　　图12-23用分布式RAM　　表12-3为实现不同深度ROM时SLICE的消耗情况。