Xilinx可编程逻辑器件设计与开发（基础篇）连载16：Spartan.doc

《Xilinx可编程逻辑器件设计与开发（基础篇）连载16：Spartan.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、Xilinx可编程逻辑器件设计与开发（基础篇）连载16：Spartan　　Spartan-6器件具有2或4个专用嵌入式多端口存储器控制器模块（MCB），实现了到4个常见存储器标准的简单连接：DDR3、DDR2、DDR和LPDDR（移动DDR）。Spartan-6器件为专用MCB模块提供了高达800Mbit/s的数据速率，并且其存储器接口性能是上一代和竞争低成本FPGA解决方案的2倍。使用专用存储器控制器还有很多功耗节省优势，特别是它支持低功耗DDR（LPDDR）标准。主要特点如下。　　DDR、DDR2、DDR3和LPD

2、DR支持。　　数据速率高达800Mbit/s（12.8Gbit/s峰值带宽）。　　内部32bit、64bit或128bit数据接口为MCB提供了简单而又可靠的接口。　　带有独立FIFO的多端口总线结构减少了设计时序问题。　　存储器接口设计的可预测时序。　　软件向导介绍了整个工艺。2.1.8GTP模块　　Spartan-6LXTFPGA可提供多达8个3.125Gbit/sGTP收发器和一个集成的PCIExpress兼容硬核。两者都源于成熟可靠的Virtex技术，为串行连接提供了业界最低风险和最低成本的解决方案。　　图2-

3、52所示为Spartan-6GTP框图，GTP收发器模块包含一个发射器和接收器对，能够在622Mbit/s至3.125Gbit/s的数据速率下工作，其主要特点如下。　　　　图2-52Spartan-6GTP框图　　多达8个收发器。　　性能高达3.125Gbit/s。　　高速接口：SATA、Aurora、1G以太网、PCIExpress、OBSAI、CPRI、EPON、GPON、DisplayPort和XAUI。　　低功耗：在3.125Gbit/s下，功耗低于150mW（典型值）。　　内部的电流模式逻辑（CML）驱动器和

4、缓存器提供用户可配置的终端、电压摆幅和耦合。　　可编程的发送预加重和接收均衡功能。　　多种传输工业标准。614Mbit/s到810Mbit/s。1.22Gbit/s到1.62Gbit/s。2.45Gbit/s到3.125Gbit/s。　　集成了可选的8b/10b、逗号校准、信道绑定以及时钟校正模块。　　固定延时模式。