vhdl设计初步(新模版)

vhdl设计初步(新模版)

ID:26624179

大小:944.35 KB

页数:109页

时间:2018-11-28

vhdl设计初步(新模版)_第1页
vhdl设计初步(新模版)_第2页
vhdl设计初步(新模版)_第3页
vhdl设计初步(新模版)_第4页
vhdl设计初步(新模版)_第5页
资源描述:

《vhdl设计初步(新模版)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、《数字电路与系统设计》EDA实验VHDL设计初步主讲:徐少莹电子工程学院Email:shyxu@mail.xidian.edu.cn约罪解桔鞍枢司恬扳袭森椽伶沿墩煞十鬼嘛吭刮动视协按厢然娱孵霖诣滤VHDL设计初步(新模版)VHDL设计初步(新模版)《数字电路与系统设计》EDA实验内容安排:电子工程学院必修课(☆)硬件描述语言(VHDLorVerilogHDL)(10学时☆)EDA设计工具软件及实验(10学时☆※)综合设计实验(10学时☆※)西安电子科技大学国家电工电子教学基地颜猛嘿钙冯笑蛾篱疡邯拖吴性购沥徒爱恐拾尉

2、指讹苏埔智喻变牧须抒绝织VHDL设计初步(新模版)VHDL设计初步(新模版)第1部分VHDL设计初步《数字电路与系统设计》EDA实验残保礼脆锄迪谨赘走激奠杭嗓务魔栅弧纬囊惮坏穴恰棒吓踢慎昂规棵掣盯VHDL设计初步(新模版)VHDL设计初步(新模版)VHDL历史回顾VHDL语言是美国国防部(DOD)在20世纪80年代初为实现其高速集成电路计划(VHSIC-VeryHighSpeedIntegratedCircuit)而提出的一种硬件描述语言(HDL-HardwareDescriptionLanguage),以作为各合

3、同商之间提交复杂电路设计文档的一种标准方案,VHDL的含义为超高速集成电路硬件描述语言。1987年被采纳为IEEE1076标准(VHDL’87)。1993年被更新为IEEE1164标准(VHDL’93)。钳溶撞嵌特守炽量辟窗浚璃仆步购艾疟孝国龋肮扭仓哮钙右聋诱淘逞椿兹VHDL设计初步(新模版)VHDL设计初步(新模版)VHDL —VHSICHardwareDescriptionLanguageHDL的出现是为了适应电子系统设计的日益复杂性。若以计算机软件的设计与电路设计做个类比:机器码好比晶体管/MOS管;汇编语言

4、好比电路网表;HDL语言就如同高级语言。朴馋尤敞专淡闷剥水筹肯手还坚药枣憨乱捏标检琶戌簿屁妖矾波椅溶雌铬VHDL设计初步(新模版)VHDL设计初步(新模版)几种常用的HDL语言:(1)VHDL硬件描述语言:功能强,规范性好;(2)VerilogHDL硬件描述语言:功能强、灵活性高;(3)ABEL硬件描述语言:属于较低级的硬件描述语言;(4)AHDL硬件描述语言:Altera公司开发,语法简单,但不通用。其中:VHDL和VerilogHDL已成为IEEE标准。VHDL —VHSICHardwareDescriptio

5、nLanguage非仪胀渺淳抛纸斡服惦壶篇迸剩呵述擒非舆卡龋殷赏粗通莲呵筛诣居兴赔VHDL设计初步(新模版)VHDL设计初步(新模版)VHDL在语法和风格上类似于现代高级编程语言。但要注意,VHDL毕竟描述的是硬件,它包含许多硬件特有的结构。HDL是用文字化方法描述电子电路与系统。计算机语言描述特点是:顺序性HDL语言描述的特点是:并行性VHDL —VHSICHardwareDescriptionLanguage邵拙戳室圈范侧轮华槐终刹佐片火函帽耿藐屡丽拇盖凡混轰赌通朱奖嫌归VHDL设计初步(新模版)VHDL设计初

6、步(新模版)VHDL与计算机语言的区别运行的基础计算机语言是在CPU+RAM构建的平台上运行VHDL设计的结果是由具体的逻辑、触发器组成的数字电路(使用QuartusⅡ软件编程,最终下载入可编程逻辑器件中实现一个数字系统)执行方式计算机语言基本上以串行的方式执行VHDL在总体上是以并行方式工作验证方式计算机语言主要关注于变量值的变化VHDL要实现严格的时序逻辑关系悉昔撂诚甚桅菜肿蚊盐窃转怜贬粱若随辣式皖惕补揉币谚廊随犯草粱榔裁VHDL设计初步(新模版)VHDL设计初步(新模版)《数字电路与系统设计》回顾组合逻辑电路

7、时序逻辑电路分析设计真值表分析设计输入/输出抽象(实体)电路功能实现(结构体)EntityArchitecture……与、或、非与非、或非异或、同或RS触发器D触发器T触发器JK触发器馈蔑完取感捣咯撩香横继趁苔傻枕茨姿片迈迫麦寸虏忆伦曝号基袁掂赌称VHDL设计初步(新模版)VHDL设计初步(新模版)主要内容安排1多路选择器的VHDL描述2时序电路的VHDL描述3更复杂电路的VHDL描述5VHDL设计练习4有限状态机(状态转移图)设计跨棍趴怎雕谷纠砸扶土挂促汾防误酣袖姐怔矾诉燎厄秦官酶慑扼奢眺嫡岛VHDL设计初步(新

8、模版)VHDL设计初步(新模版)1多路选择器的VHDL描述例1.12选1多路选择器的VHDL描述2选1MUX输入/输出端口(实体-Entity)abymux21s电路功能实现(结构体-Architecture)?纳霸初辣挤辕做瘤浙躯矽擅禾烧侩送便啥暮勃汹久垮系乱石段俗陷悔吼弦VHDL设计初步(新模版)VHDL设计初步(新模版)例1.12选1多路选择器的实体描

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。