vhdl设计初步(新模版)31716【课件】.ppt

《vhdl设计初步(新模版)31716【课件】.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《数字电路与系统设计》EDA实验VHDL设计初步VHDL历史回顾VHDL语言是美国国防部(DOD)在20世纪80年代初为实现其高速集成电路计划(VHSIC－VeryHighSpeedIntegratedCircuit)而提出的一种硬件描述语言(HDL－HardwareDescriptionLanguage)，以作为各合同商之间提交复杂电路设计文档的一种标准方案，VHDL的含义为超高速集成电路硬件描述语言。1987年被采纳为IEEE1076标准（VHDL’87）。1993年被更新为IEEE1164标准（VHDL’93）。VHDL—VHSICHardwareDescriptionLan

2、guageHDL的出现是为了适应电子系统设计的日益复杂性。若以计算机软件的设计与电路设计做个类比：机器码好比晶体管/MOS管；汇编语言好比电路网表；HDL语言就如同高级语言。几种常用的HDL语言：（1）VHDL硬件描述语言：功能强，规范性好；（2）VerilogHDL硬件描述语言：功能强、灵活性高；（3）ABEL硬件描述语言：属于较低级的硬件描述语言；（4）AHDL硬件描述语言：Altera公司开发，语法简单，但不通用。其中：VHDL和VerilogHDL已成为IEEE标准。VHDL—VHSICHardwareDescriptionLanguageVHDL在语法和风格上类似与现代高

3、级编程语言。但要注意，VHDL毕竟描述的是硬件，它包含许多硬件特有的结构。HDL是用文字化方法描述电子电路与系统。计算机语言描述特点是：顺序性HDL语言描述的特点是：并行性VHDL—VHSICHardwareDescriptionLanguageVHDL与计算机语言的区别运行的基础计算机语言是在CPU＋RAM构建的平台上运行VHDL设计的结果是由具体的逻辑、触发器组成的数字电路执行方式计算机语言基本上以串行的方式执行VHDL在总体上是以并行方式工作验证方式计算机语言主要关注于变量值的变化VHDL要实现严格的时序逻辑关系《数字电路与系统设计》回顾组合逻辑电路时序逻辑电路分析设计真值表

4、分析设计输入/输出抽象（实体）电路功能实现（结构体）EntityArchitecture……与、或、非与非、或非异或、同或RS触发器D触发器T触发器JK触发器主要内容安排1多路选择器的VHDL描述2时序电路的VHDL描述3更复杂电路的VHDL描述4习题1多路选择器的VHDL描述例1.12选1多路选择器的VHDL描述2选1输入/输出端口（实体－Entity）abymux21s电路功能实现（结构体－Architecture）?例1.12选1多路选择器的实体描述1多路选择器的VHDL描述abymux21sENTITYmux21ISPORT（a,b:INBIT;S:INBIT;y:OUTB

5、IT);ENDENTITYmux21;说明：以关键字ENTITY引导，以END(ENTITY)xxx结尾的语句部分，称为实体。描述电路的外部情况及接口性质。ENTITYmux21ISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21;ARCHITECTUREoneOFmux21ISBEGINy<=aWHENs='0'ELSEb;ENDARCHITECTUREone;例1.12选1多路选择器的结构体描述1(行为描述)abymux21sS=0S=1abyS说明：以关键字ARCHITECTURE引导，以END(ARCHITECTURE)xxx结

6、尾的语句部分，称为结构体。描述电路的内部逻辑功能或电路结构。1多路选择器的VHDL描述例1.12选1多路选择器的结构体描述2(原理图描述)……ARCHITECTUREoneOFmux21ISSIGNALd,e:BIT;--d,e为内部信号BEGINd<=aAND(NOTS);e<=bANDs;y<=dORe;ENDARCHITECTUREone;abymux21s1多路选择器的VHDL描述例1.12选1多路选择器的结构体描述3(布尔方程描述)1多路选择器的VHDL描述y<=(aAND(NOTs))OR(bANDs);ARCHITECTUREbehaveOFmux21ISBEGINE

7、NDbehave;……y=as+bsabymux21s说明：以上三种结构体描述都是并行语句例1.12选1多路选择器的结构体描述4(进程描述)1多路选择器的VHDL描述S=0S=1abySabymux21s……ARCHITECTUREoneOFmux21ISBEGINPROCESS(a,b,s)BEGINIFs='0'THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;ENDARCHITECTUREone;--a,b,s为敏感信号表2选1多路选择器功能