《VHDL设计初步》课件

《VHDL设计初步》课件

ID:38604132

大小:1.21 MB

页数:56页

时间:2019-06-16

《VHDL设计初步》课件_第1页
《VHDL设计初步》课件_第2页
《VHDL设计初步》课件_第3页
《VHDL设计初步》课件_第4页
《VHDL设计初步》课件_第5页
资源描述:

《《VHDL设计初步》课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、EDA技术实用教程第3章VHDL设计初步3.1组合电路的VHDL描述3.1.12选1多路选择器及其VHDL描述13.1组合电路的VHDL描述3.1.12选1多路选择器及其VHDL描述13.1组合电路的VHDL描述3.1.12选1多路选择器及其VHDL描述13.1组合电路的VHDL描述3.1.12选1多路选择器及其VHDL描述11.实体表达3.1组合电路的VHDL描述2.实体名3.1组合电路的VHDL描述3.端口语句和端口信号名4.端口模式(1)IN:输入端口。(2)OUT:输出端口。(3)INOUT:双向端口。(4)BUFFER

2、:缓冲端口。3.1组合电路的VHDL描述5.数据类型6.结构体表达3.1组合电路的VHDL描述7.赋值符号和数据比较符号8.WHEN_ELSE条件信号赋值语句3.1组合电路的VHDL描述9.关键字10.标识符11.规范的程序书写格式12.文件取名和存盘3.1组合电路的VHDL描述3.1.22选1多路选择器及其VHDL描述23.1组合电路的VHDL描述3.1.22选1多路选择器及其VHDL描述21.逻辑操作符3.1组合电路的VHDL描述3.1.22选1多路选择器及其VHDL描述22.标准逻辑位数据类型STD_LOGIC3.1组合电

3、路的VHDL描述3.1.22选1多路选择器及其VHDL描述23.设计库和标准程序包4.信号定义和数据对象3.1组合电路的VHDL描述3.1.32选1多路选择器及其VHDL描述33.1组合电路的VHDL描述3.1.32选1多路选择器及其VHDL描述33.1组合电路的VHDL描述3.1.32选1多路选择器及其VHDL描述31.条件语句2.进程语句和顺序语句IF_THEN_ELSE_ENDIF;PROCESS…ENDPROCESS3.1组合电路的VHDL描述3.1.4半加器及其VHDL的描述3.1组合电路的VHDL描述3.1.4半加器

4、及其VHDL的描述3.1组合电路的VHDL描述3.1.4半加器及其VHDL的描述3.1组合电路的VHDL描述3.1.4半加器及其VHDL的描述1.CASE语句3.1组合电路的VHDL描述3.1.4半加器及其VHDL的描述2.标准逻辑矢量数据类型3.1组合电路的VHDL描述3.1.4半加器及其VHDL的描述3.并置操作符3.1组合电路的VHDL描述3.1.5一位二进制全加器及其VHDL描述3.并置操作符3.1组合电路的VHDL描述3.1.5一位二进制全加器及其VHDL描述3.并置操作符3.1组合电路的VHDL描述3.1.5一

5、位二进制全加器及其VHDL描述3.并置操作符3.1组合电路的VHDL描述3.1.6VHDL例化语句3.2基本时序电路的VHDL描述3.2.1D触发器的VHDL描述3.2基本时序电路的VHDL描述3.2.1D触发器的VHDL描述1.上升沿检测表达式和信号属性函数EVENT2.不完整条件语句与时序电路3.2基本时序电路的VHDL描述3.2基本时序电路的VHDL描述3.2基本时序电路的VHDL描述3.2.2VHDL实现时序电路的不同表述3.2基本时序电路的VHDL描述3.2.2VHDL实现时序电路的不同表述3.2基本时序电路的VHD

6、L描述3.2.2VHDL实现时序电路的不同表述3.2基本时序电路的VHDL描述3.2.2VHDL实现时序电路的不同表述3.2基本时序电路的VHDL描述3.2.3异步时序电路设计3.2基本时序电路的VHDL描述3.2.3异步时序电路设计3.3计数器的VHDL设计3.3计数器的VHDL设计3.3.14位二进制加法计数器设计3.3.2整数类型3.3计数器的VHDL设计3.3.3计数器的其他VHDL表达方式3.3计数器的VHDL设计3.3.3计数器的其他VHDL表达方式3.3计数器的VHDL设计3.3.3计数器的其他VHDL表达方式3.

7、4实用计数器的VHDL设计3.3.3计数器的其他VHDL表达方式接下页3.4实用计数器的VHDL设计接上页3.4实用计数器的VHDL设计3.3.3计数器的其他VHDL表达方式1.十进制计数器相关语法3.4实用计数器的VHDL设计3.3.3计数器的其他VHDL表达方式2.程序分析3.4实用计数器的VHDL设计3.3.3计数器的其他VHDL表达方式2.程序分析3.4实用计数器的VHDL设计3.3.3计数器的其他VHDL表达方式3.时序模块中的同步控制信号和异步控制信号的构建4.另一种描述方式3.4实用计数器的VHDL设计3.3.3计

8、数器的其他VHDL表达方式3.时序模块中的同步控制信号和异步控制信号的构建4.另一种描述方式习题3-1画出与以下实体描述对应的原理图符号元件:习题3-2图3-16所示的是4选1多路选择器,试分别用IF_THEN语句、WHEN_ELSE和CASE语句的表达方式写出

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。