vhdl设计初步 原理图输入与 vhdl文本输入设计的区

《vhdl设计初步 原理图输入与 vhdl文本输入设计的区》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章VHDL设计初步原理图输入与VHDL文本输入设计的区别Graphiciswhatyoudrawiswhatyouget“tellmewhathardwareyouwantandIwillgiveittoyou”VHDLiswhatyouwriteiswhatfunctionalyouget“tellmehowyourcircuitshouldbehaveandtheVHDLcompilerwillgiveyouthehardwarethatdoesthejob”butthedesignercannotcontrolhowthecirc

2、uitimplement什么是VHDL？VeryhighspeedintegratedHardwareDescriptionLanguage(VHDL)是IEEE、工业标准硬件描述语言用语言的方式而非图形等方式描述硬件电路容易修改容易保存特别适合于设计的电路有：复杂组合逻辑电路，如：译码器、编码器、加减法器、多路选择器、地址译码器…...状态机等等……..VHDL的功能和标准VHDL描述输入端口输出端口电路的行为和功能VHDL有过两个标准：IEEEStd1076-1987(calledVHDL1987)IEEEStd1076-1993(ca

3、lledVHDL1993)【例5-1】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy<=aWHENs='0'ELSEb;ENDARCHITECTUREone;实体结构体5.1多路选择器VHDL描述5.1.12选1多路选择器的VHDL描述5.1.12选1多路选择器的VHDL描述【例5-2】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmu

4、x21a;ARCHITECTUREoneOFmux21aISSIGNALd,e:BIT;BEGINd<=aAND(NOTS);e<=bANDs;y<=dORe;ENDARCHITECTUREone;【例5-3】...ARCHITECTUREoneOFmux21aISBEGINy<=(aAND(NOTs))OR(bANDs);ENDARCHITECTUREone;5.1.12选1多路选择器的VHDL描述【例5-4】ENTITYmux21aISPORT(a,b,s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITEC

5、TUREoneOFmux21aISBEGINPROCESS(a,b,s)BEGINIFs='0'THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;ENDARCHITECTUREone;5.1.12选1多路选择器的VHDL描述图5-3mux21a功能时序波形5.1.2VHDL相关语句说明1.实体表达ENTITYe_nameISPORT(p_name:port_mdata_type;...p_namei:port_midata_type);ENDENTITYe_name;或：ENTITYe_nameISPORT(p_name

6、:port_mdata_type;...p_namei:port_midata_type);ENDe_name;5.1.2VHDL相关语句说明2.实体名3.PORT语句和端口信号名4.端口模式5.数据类型BITINOUTINOUTBUFFER5.1.2VHDL相关语句说明6.结构体表达ARCHITECTUREarch_nameOFe_nameIS(说明语句)BEGIN(功能描述语句)ENDARCHITECTUREarch_name；或：ARCHITECTUREarch_nameOFe_nameIS(说明语句)BEGIN(功能描述语句)END

7、arch_name；7.信号传输(赋值)符号和数据比较符号8.逻辑操作符AND、OR、NOT9.IF_THEN条件语句10.WHEN_ELSE条件信号赋值语句赋值目标<=表达式WHEN赋值条件ELSE表达式WHEN赋值条件ELSE...表达式；11.PROCESS进程语句和顺序语句12.文件取名和存盘5.1.3VHDL设计的基本概念和语句小节数据类型信号赋值符条件比较符延时实体结构体端口定义端口模式逻辑操作符IF条件语句并行条件语句进程语句顺序语句并行语句文件取名文件存盘5.2寄存器描述及其VHDL语言现象5.2.1D触发器的VHDL描述

8、【例5-9】LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDFF1ISPORT(CLK:INSTD_LOGIC;D:INSTD_LOG