vhdl与可编程逻辑器件设计详解

《vhdl与可编程逻辑器件设计详解》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、VHDL与可编程逻辑器件设计山西师范大学物理与电子信息工程学院李竹Email：sxlizhu@126.com目录第一章可编程逻辑器件和VHDL简介21.1可编程逻辑器件21.2VHDL简介51.3VHDL设计过程6第二章VHDL程序基本结构72.1库（Library）72.1.1库的种类82.1.2库的使用92.2程序包（Package）102.3实体（Entity）122.3.1类属和端口说明122.3.2端口模式132.3.3数据类型（TYPES）132.4结构体（Architecture）152.4.1结构体命名162.4.2定义语句1

2、6附录A词汇索引19参考文献及相关网站19第一章可编程逻辑器件和VHDL简介本章主要介绍可编程逻辑器件和EDA发展，可编程逻辑器件的设计流程，最后简要介绍VHDL在可编程逻辑器件设计中的应用。1.1可编程逻辑器件在20世纪中期之后，数字集成电路经历了小规模集成电路（SSI，SmallSealeIntegratedCircuit）、中规模集成电路（MSI，MiddleSealeIntegratedCircuit）、大规模集成电路（LSI，LargeSealeIntegratedCircuit）、超大规模集成电路（VLSI，VeryLargeSe

3、aleIntegratedCircuit）以及许多具有特定功能的专用集成电路（ASIC，ApplicationSpecificIntegratedCircuit）的演变历程。随着微电子技术的发展，设计集成电路的任务已经不能也没有必要全部由器件生产商来独自承担，而许多研发单位和科研机构的工程师都可参与设计，因此出现了可编程逻辑器件（PLD,ProgrammableLogicDevice）。同时，随着世界电子产业的快速发展，电子设计自动化（EDA，ElectronicDesignAutomation）也得到了充分的促进。可编程逻辑器件PLD是20

4、世纪80年代发展起来的器件，是一种由用户根据自己的需求来设计逻辑功能并可对此器件进行编程的器件。目前我们常用的可编程逻辑器件具有体系结构和逻辑单元灵活、集成度高以及实用范围宽等特点。它们又具有研发周期短、电路成本低、开发便利等优点。这些器件的出现使得我们的电子电路系统的设计有了很大的方便。具体它有如下优点：（1）电子系统的器件使用大大减小。目前器件的生产成本中最大部分是封装和测试，利用一片集成度高的可编程逻辑器件可以代替许多个TTL逻辑器件，这样带来的好处是：实现同样的逻辑功能可编程逻辑器件所花费的成本较低，而且随着目前系统的逐渐扩大化，利用

5、可编程逻辑器件也可以使得电路系统的面积减小，电路板的布局和布线简单、电源功耗降低、调试方便。（2）设计灵活如果用分立的TTL元件来设计电路，一旦做好了印刷电路板（PCB，PrintedCircuitBoard），要想更改其功能，必须通过跳线。而且作为一个成品，为了系统的稳定安全，一般不允许跳线。而用可编程逻辑器件代替分立元件，即使有部分功能需要更改，也不需要对器件的外部管脚进行处理，而是通过对器件的内部功能进行重新编程即可。（3）高性能和高可靠性可编程逻辑器件采用了最新的生产工艺和技术，性能优于一般的器件，速度比一般器件甚至高2个数量级。采用

6、可编程逻辑器件，可以使得电路板上的器件大大减少，自然稳定性也有很高的提高。下面介绍目前常用的可编程逻辑器件，且简要介绍它们的结构。1.复杂可编程逻辑器件（CPLD，ComplexProgrammableLogicDevice）CPLD允许具有许多的输入输出信号、乘积项和宏单元，内含多个逻辑块。这些逻辑块可以利用可编程内连线的布线来实现相互间的连接，它有效节约了硅片使用面积，提高性能，降低成本。CPLD的结构如图1－1由CPLD的结构图可知，其内部主要包含：可编程内连线（ProgrammableInterconnect）、逻辑块（LogicBl

7、ock）和输入/输出单元（I/Ocells）三部分。（1）可编程内连线可编程内连线用于I/O到逻辑块输入、逻辑块的输出到自身输入、逻辑块的输出到其它逻辑块的输入的信号连线。有的逻辑块有自身的内部反馈，不需要把输出反馈到可编程内连线上。（2）逻辑块CPLD中的一个逻辑块就类似于一个PLD，它包含乘积项阵列（Product-TermArray）、乘积项分配机构（Product-TermDistributionScheme）、宏单元（Macro-cell）。乘积项阵列说明的是可编程与门（乘积项）。其阵列的容量大小是一个重要的指标，它定义了每个宏单元

8、乘积项的平均数量和每个逻辑块乘积项的最大数量。乘积项分配机构是分配乘积项到各个宏单元的规定和机构。乘积项分配机构允许一个扩展乘积项（ExpanderProductT