数字电子设计课程设计(5)

《数字电子设计课程设计(5)》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、课程设计任务书学院信息科学与技术专业自动化学生姓名张静学号0903010604设计题目数字电子设计题目：三位二进制同步计数器（无效态000100）和串行序列发生电路设计（检测序号0100）模拟电子设计题目模拟信号运算电路内容及要求：1．数字电子部分⑴．由所给的约束项，列写时序图，并画出各个触发器的次态的卡诺图，并由此生成驱动方程。检查电路设计能否自起，并做相应的修改。⑵．由给出的所要检测的序列信号画出原始装态图，由此画出各次态的卡诺图，求出驱动方程。检查电路设计能否自起，并做相应的修改。⑶．在multisim环境下仿真设计电路并分析结果。⑷．采用mul

2、tisim仿真软件建立各设计电路模型；⑸．对电路进行理论分析、计算；⑹．在multisim环境下分析仿真结果，并与之前的理论计算值进行比较，给出仿真波形图。2．模拟电子部分(1)采用multisim仿真软件建立电路模型；(2)对电路进行理论分析、计算；(3)在multisim环境下分析仿真结果，给出仿真波形图。进度安排：第一周：数字电子设计第1天：1.布置课程设计题目及任务。2.查找文献、资料，确立设计方案。第2~3天：1.熟悉JK触发器的原理及其工作状态，熟练掌握各逻辑门电路的接法。第4天：1.画出时序图，列出真值表，画出各次态的卡诺图，并由此列写出

3、各个触发器引脚的驱动方程。2.由驱动方程在数字实验系统上搭建电路，观察并分析结果。第5天：1.课程设计结果验收。2.针对课程设计题目进行答辩。3.完成课程设计报告。第二周：模拟电子设计第1天：1.布置课程设计题目及任务。2.查找文献、资料，确立设计方案。第2~3天：1.安装multisim软件，熟悉multisim软件仿真环境。2.在multisim环境下建立电路模型，学会建立元件库。第4天：1.对设计电路进行理论分析、计算。2.在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。第5天：1.课程设计结果验收。2.针对课程设计题目进

4、行答辩。3.完成课程设计报告指导教师（签字）：年月日分院院长（签字）：年月日目录1数字电子设计部分11.1程序设计的目的与作用11.2课程设计的任务11.3三位同步二进制加法器和串行序列发生电路设计11.3.1三位二进制同步加法器设计电路的理论分析11.3.2串行序列发生电路设计81.4设计总结和体会131.5参考文献132模拟电子设计部分142.1设计课程的目的与作用142.2设计任务、及所用multisim软件环境介绍142.3电路模型的建立142.3.1比例运算电路Multisim仿真142.3.2三运放数据放大器Multisim仿真162.3.

5、3求和电路Multisim仿真162.3.4积分电路Multisim仿真172.4理论分析及计算172.4.1比例运算电路的设计分析172.4.2三运放数据放大器的设计分析192.4.3求和电路的设计分析192.4.4积分电路的设计分析192.5仿真结果分析202.5.1比例运算电路的Multisim结果仿真分析202.5.2、三运放数据放大器的Multisim结果仿真分析212.5.3求和电路的Multisim结果仿真分析232.5.4积分电路的Multisim结果仿真分析232.6设计总结和体会242.7参考文献24I1数字电子设计部分1.1程序设

6、计的目的与作用1.1.1了解同步计数器和串行序列发生电路设计的原理和逻辑功能。1.1.2掌握同步计数器和串行序列发生电路的分析、设计方法及应用。1.2课程设计的任务1.2.1三位二进制同步计数器1.2.2串行序列发生电路设计1.3三位同步二进制加法器和串行序列发生电路设计1.3.1三位二进制同步加法器设计电路的理论分析（1）因为无效态是000，100画出状态图如下：001010011101110111（2）画时序图如下：CPQ0Q1Q2（2）选择触发器，求时钟方程和状态方程选择触发器由于JK触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发的边沿J

7、K触发器。求时钟方程采用同步方案，故取21数字电子设计部分1.1程序设计的目的与作用1.1.1了解同步计数器和串行序列发生电路设计的原理和逻辑功能。1.1.2掌握同步计数器和串行序列发生电路的分析、设计方法及应用。1.2课程设计的任务1.2.1三位二进制同步计数器1.2.2串行序列发生电路设计1.3三位同步二进制加法器和串行序列发生电路设计1.3.1三位二进制同步加法器设计电路的理论分析（1）因为无效态是000，100画出状态图如下：001010011101110111（2）画时序图如下：CPQ0Q1Q2（2）选择触发器，求时钟方程和状态方程选择触发器

8、由于JK触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发的边沿JK触发器。求时钟方程采用