《veriloghdl程序设计》课程教学方法研究

《《veriloghdl程序设计》课程教学方法研究》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、《VerilogHDL程序设计》课程教学方法研究郭家荣陈年生上海电机学院电子信息学院导出/参考文献关注分享收藏打印摘要：VerilogHDL是用于逻辑设计的硬件描述语言，并H己成为TREE标准。《VerilogHDL程序设计》课程是电子类及计算机工程类学生的重要课程，不仅可以使同学们对数字电路设计技术有更进一步的了解，而且可以为以后学习高级的行为综合、物理综合、IP设计和复杂系统设计和验证打下坚实的基础。针对«VerilogHDL程序设计》课程教学中存在的问题，提出了适合该课程的教学方法。关键词：逻辑电路及系统;VerilogHDL程序设计;

2、教学方法;基金：上海电机学院校级重点教研项目资助，项目编号:A1-0224-17-009-07硬件描述语言(HDL,hardwaredescriptionlanguage)是一种用形式化方法来描述数字电路和系统的语言，数字电路系统的设计者利用这种语言可以从上层到下层(从抽象到具体)逐步描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。采用VerilogllDL设计方法比采用电路图输入的方法更有优越性，这就是为什么美国等国家在进入20世纪90年代以后纷纷采用HDL设计方法的原因。VerilogHDL适用于复杂数字逻辑电路和系统的

3、总体仿真、子系统仿真和具体电路综合等各个设计阶段。VerilogHDL不但作为学习HDL设计方法的入门和基础是比较合适的，而II对于ASTC设计专业人员而言，也是必须掌握的棊本技术。《Verilog11DL程序设计》课程是大学里的电子和计算机工程系的重要课程，本课程的目标是学习掌握VerilogHDL建模、仿真、综合、重用和验证技术，为以后学习高级的行为综合、物理综合、IP设计和复杂系统设计和验证打下坚实的基础。1教学中存在的问题1.1学生学习兴趣不足现在大学生普遍认为大学里学的课程知识在以后的工作中用不到，认为学习大学课程是在浪费自己的时间

4、。所以有些学生去校外兼职或者创业，有部分学生终日在宿舍里沉迷游戏。即使到了上课吋间，为了出勤率到了教室上课，也是要么睡觉要么玩手机。对白己所学课程是毫无兴趣，来上课也只是为了最后能顺利通过这门课进而拿到毕业所规定的学分。更重要的是对于计算机工程系的学生来说，他们一致认为计算机工程主耍是做软件开发的，同时软件方面的学习又很容易入门，而对于硬件这块知识，相比较软件来说，比较难学，乂比较枯燥。加上硬件前期基础课程较少，所以学生更倾向于软件方面知识的获取。而对于硬件方面尤其底层部件电路设计方面更是很少有兴趣。1.2学生知识储备不足学习«Verilog

5、HDL程序设计》课程，前期必须先修的课程有数字逻辑电路基础、计算机组成原理和C语言等。但有些学生在学习这些先修课程时并没有认真学习，或者根本没有去选择这些课程，或者在同一学期同时选择这几门课程，结果导致学生由于数字电路棊础知识的缺乏，在学习《VerilogllDL程序设计》课程时非常吃力，挫伤了学生学习这门课程的积极性。1.3课程内容多课时少随着社会快速发展，不同领域专业需要学习的东两不断增加和更新。这样导致每门课程的课时不断减少。而对于《VeHlogHDL程序设计》课程，本身吋实践性较强的课程，但是由于内容较多，为Y完成理论课时讲解，分配给

6、实践的课程就少了。这就会导致理论不能及吋与实践相结合，新学的知识无法消化应用，不能真正掌握。1.4课程实验内容及环境单一该课程吋实践性较强的课程，必须通过大量的实践才能掌握这门课程的设计技术及设计方法。目前关于本课程的实验内容都是一些验证性实验，按照实验书上的罗列步骤进行实验以对所学知识点进行验证。而设计性实验较少，学生无法真正学会知识点的应用。但学生学习这门课程的关键是会应用所学知识设计出数字逻辑电路及系统。同时由于学校费用问题，实验环境包括EDA工•、计算机等不能随着集成电路的发展和工艺的快速发展而及吋更新，限制了学生学新的知识步伐。针对

7、以上存在的问题，本文对《VerilogHDL程序设计》课程教学方法进行研究，激发学生学习该课程的主动性，培养社会需要的VerilogHDL数字电路及系统设计人才。2教学方法研宄2.1合并教学内容突出重点本课程内容多、课时较少，由需耍大量的实践冰能掌握课程知识。本课程是先将语法知识，再介绍数字电路及系统的设计和验证。众所周知语法知识的讲解枯燥无味。笔者在教学过程中将语法这部分知识分解到“组合逻辑电路设计”和“吋序逻辑电路设计”两部分屮讲解。这样做的好处是不仅避免了单独学习语法的枯燥，而且把语法与实际电路设计相结合，能很快的学以致用，更牢靠的掌握

8、语法知识。同时节省课堂理论课时，增加了实践机会。2.2补充知识点减轻学习压力对于简单组合逻辑电路设计和验证的讲解，不仅要用VerilogHDL描述电路，还要综合出门