西安交大数字逻辑电路实验报告

西安交大数字逻辑电路实验报告

ID:23222904

大小:2.96 MB

页数:26页

时间:2018-11-05

西安交大数字逻辑电路实验报告_第1页
西安交大数字逻辑电路实验报告_第2页
西安交大数字逻辑电路实验报告_第3页
西安交大数字逻辑电路实验报告_第4页
西安交大数字逻辑电路实验报告_第5页
资源描述:

《西安交大数字逻辑电路实验报告》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、电子技术实验报告多功能数字钟设计班级:计算机35姓名:田博文学号:2130505099日期:2015年6月12日联系电话:17791535003目录头、验關2二.项目设计概要31.设计实现的n标32.整体设计概述33.项目设计特点3三.系统设计方案41.系统功能模块设计示意网:42.系统整体逻辑电路图:5网.各模块功能说明61.Second模块:62.Minute模块:83.Hour模块:104.电了钟电路总设计图:11五.测试结果及分析141.模拟仿真测试方案:14六.项H总结18-七.结*语18A.參考1519一.实验目的数字逻辑电路专题实验是对“数字逻辑”课程内容的全而、

2、系统的总结、巩固和提高的一项课程实践活动。根据数字逻辑的特点,选择和应的题目,在老师的指导下,由学生独立完成。目的是:1.通过实验使学生掌握数字逻辑电路设计的基本方法和技巧,2.正确运用QuamisII软件及实验室多功能学习机硬件平台,完成所选题目的设计任务,并掌握数字逻辑电路测试的基木方法,训练学生的动手能力和思维方法。3.通过实验,一方面提高运用数字逻辑电路解决实际问题的能力,另一方血使学生更深入的理解所学知识,为以后的计算机硬件课程的学习奠定良好的基础。项目设计概要1.设计实现的目标设计实现一个数字式多功能电子表。电子钟采用24小吋计吋,有调吋、调分、调秒、整点报时功能,

3、时间由LED七段数码管显示。2.整体设计概述整个电子表分为三个功能模块:计吋、计分、计秒电路。为电子钟工作产生时钟信号的分频器(电子钟吋钟信号1Hz,电+钟吋间设置吋钟信号10Hz)包含在总控电路中。电了钟包括时间计时和显示功能电路,控制整个系统的运行的开关,以及产生各种控制信号(电子钟时分秒的设置、停止/清零)。3.项目设计特点在项0设计过程中采用模块化设计思想,事先制定了模块间的接口方案,使得整个系统的组合变得十分灵活。由于我们在设计时为电了钟的三个模块中都加入了显示电路,每个模块有设置电路分别与之连接组成一个分系统,便于调试。在最终整合时,将三模块中的敁示电路合起来。三.

4、系统设计方案1.系统功能模块设计示意图:输入输出信号及功能:输入信号功能输出信号功能CLK吋钟信号M0分的低位SETS设置秒MlSETM设置分M2SETH设置时M3STOP时钟暂停M4分的高位M5输出信号功能M6RING整点报时M7SO秒的低位HO曰、J的低似SIIIIS2112S3H3S4秒的H4时的尚位S5H5S6H6S7H72.系统整体逻辑电路QEil«EditYie*projectAssigrm^ntsPtocessingloolsVindwHelp])Dc?H舀其电k?IICLOCK众,谬痧.

5、©

6、►<►,,►tiAoorrrA□o]□ca^H€盈CLOCKxeiO

7、k?1J炫z•穿.►QEditYie*projectissicrm^ntsPtocessingloolsKindwHelpIkAo-Onnn门□柏Jk,□ofin:nW::弭Kcz>4•一「:-1&CH:MINSEC10001101I202I303CLRCLROI404I505I606I707CLK•—inst2I1丨11000:1101;—i—12n02ra••'••••••••••,•••••••••••••••,..iMINSEC-J&JDe•ok?「J

8、Xz

9、©

10、>K►KQCLOCK1Aoorrrn-IGfQ1011000112021303CLRCLRO14041

11、$05OO1707CLK1011OO0112021303CLft14CLftO041505ie061707CLKP707pe00rvQ5P404EQUALMP3PORON03rz02PITO00各模块功能说明1.Second模块:Second模块的原理图如下:Fil«EditVi«KProjectAssig7ot«ntsFrocassingToolsVmdwH«lp-SXua»t?

12、hour二JM/淡诊锣)►C吻►钞必HINotSEC.bdfCcmplationReport-FlowSurrmaryAJr;no101=^-12131=>Hri!c•••••*••••»«*••

13、•••••••«•••••74160LDNAB0AC0BDQCENT0DENPRCOCLRNCLK::::Etr-cCOUNTERLDNAB0ACQBDQCENTODENPRCOCLRNCLKCOUNTERNXHM£[:-74160'圭寸装后的second模块:Second模块的设计:该模块主体是一个模60计数器,由2个74160计数器级联而成,共有9个输入,8个输出。输入端口10〜17并无实际意义,输入端口CLK信号表示,每来一个CLK,则计数器加一。八个输出分别为01,02,03,04,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。