《ic原理习题》word版

《《ic原理习题》word版》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、2007/2008学年第_二学期期{末}考试卷A一、填空（1分×15=15分）1、双极型半导体IC以（）作为有源器件，MOS型IC以MOS场效应晶件管作为有源器件。把双极和CMOS相容工艺称为（）工艺。2、集成度提高的三个主要技术因素是器件尽寸缩小，（）及芯片集成效率(结构和工艺设计改进)提高。3、衡量一个TTL电路静态特性好坏的参数主要有噪声容限、负载能力、（）。4、增强型NMOS管其UGS(),则该管截止；增强型PMOS管其UGS(),则该管导通。5、N沟器件的好处是电子表面迁移率比空穴表面迁移率（）

2、，所以NMOS电路的工作速度比PMOS电路（）6、带缓冲级的CMOS门电路，输出驱动能力仅由该输出端的（）决定，与各输入端所处的（）。7、在模拟IC的横向PNP管中，基区宽度减小会使β（），使CE之间的穿通电压VPT（），基区宽度的选择要首先保证（）对基区宽度的要求。8、差模放大器放大有用的（）信号，对各种共模信号具有良好的共模抑制作用。β、VBE、，ICEO随温度的变化会造成零点漂移及噪声，这些变化均是（）信号。二问答题（56分）1、图1为双极逻辑集成电路中NPN晶体管结构图，（1）简述寄生晶体管对NP

3、N管的影响（4分）（3）工艺上如何减小有源寄生效应（5分）。（共9分）18图12、（1）画出标准TTL与非门逻辑电路图（3分）。（2）简述当输入为高电平时的工作原理（要说明各个管子的工作状态并标出每个基极和集电极的电位）（6分）。（3）5管单元TTL与非门电路比标准TTL与非门做了那些改进，提高了那些性能（5分）。（共14分）3、肖特基嵌位晶体管与普通晶体管相比有什么特点（5分）？STTL与非门电路比6管单元TTL与非门电路作了那些改进（2分）?提高了电路的什么性能（2分）?带来了那两个缺点（4分）?（共

4、13分）184、（1）画出互补CMOS反相器电路图（2分）（2）简述其工作原理（6分）。（3）要使反相器噪容最大、输出波形对称需满足什么条件（2分）（共10分5、模拟IC中对扩散电阻器的要求是什么？（3分）186、说出差分放大器输入失调电流的定义。（3分）三综合题（29分）1、设计一个互补CMOS逻辑电路，实现逻辑功能并设计每个器件的宽长比使输出波形对称。（14分）与之匹配的基本反相器器件尺寸为：n=NMOS（W/L）=1.5,p=NMOS（W/L）=32、写出图2电路的节点1和2的逻辑表达式F1和F2（

5、6分），并填写下表（5分）。XYZF1F2φ=0001010φ=1011100101183、图3为CMOS电流源电路，当(W/L)2:：(W/L)1＝2：1，计算Io：Ir（4分）图3MOS恒流源182008/2009学年第_一学期期{末}考试卷A一．填空（1分×15=15分）1、集成度提高的三个主要技术因素是器件尽寸缩小，（）及芯片集成效率结构和工艺设计改进提高。2、衡量一个TTL电路静态特性好坏的参数主要有噪声容限、负载能力、（）。3、增强型NMOS管其UGS和UGD满足()时,则该管饱和。4、带缓冲

6、级的CMOS门电路，输出驱动能力仅由该输出端的MOS晶体管特性决定，与各输入端所处的（）。5、齐纳二极管反向击穿电压具有（）温度系数。6、在模拟IC的横向PNP管中，基区宽度减小会使β增大，使CE之间的穿通电压VPT（）。7、差模放大器放大有用的（）信号，对各种共模信号具有良好的共模抑制作用。β、VBE、，ICEO随温度的变化会造成零点漂移及噪声，这些变化均是（）信号。8、影响双极差模放大器的输入失调电压的主要因素是()，其输入失调电压的温漂与失调电压本身成（）。二问答题（53分）1、图1为双极逻辑集成电

7、路中NPN晶体管结构图，（1）简述寄生晶体管对NPN管的影响（4分）（3）工艺上如何减小有源寄生效应（5分）。（共9分）图1182、（1）画出标准TTL与非门逻辑电路图（3分）。（2）简述当输入为高电平时的工作原理（要说明各个管子的工作状态并标出每个基极和集电极的电位）（6分）。（3）5管单元TTL与非门电路比标准TTL与非门做了那些改进，提高了那些性能（5分）。（共14分）3、肖特基嵌位晶体管与普通晶体管相比有什么特点（6分）？STTL与非门电路比6管单元TTL与非门电路作了那些改进（2分）?提高了电路

8、的什么性能（2分）?带来了那两个缺点（4分）?（共14分）184、（1）画出互补CMOS反相器电路图（2分）（2）简述其工作原理（6分）。（3）要使反相器噪容最大、输出波形对称需满足什么条件（2分）（共10分5、模拟IC中对扩散电阻器的要求是什么？（3分）6、说出差分放大器输入失调电流的定义。（3分）18三综合题（32分）1、设计一个互补CMOS逻辑电路，实现逻辑功能并设计每个器件的宽长比使输出波形对称。（12分）与之匹配的基