vhdl38译码器

《vhdl38译码器》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、Y<=(others=>’1’);ifS=”100”thenEND;libraryIEEE;useIEEE.std_logic_1164.all;useIEEE.std_logic_unsigned.all;entitydec3_8isport(din:instd_logic_vector(2downto0);dout:outstd_logic_vector(7downto0););enddec3_8;architectureRTLofdec3_8isbegindout<="10000000"when(din="111")els

2、e"01000000"when(din="110")else"00100000"when(din="101")else"00010000"when(din="100")else"00001000"when(din="011")else"00000100"when(din="010")else"00000010"when(din="001")else"00000001";endRTL;半加器　　  半加器电路是指对两个输入数据位进行加法,输出一个结果位和进位，不产生进位输出的加法器电路。是实现两个一位二进制数的加法运算电路。数据输

3、入A被加数、B加数,数据输出F和数(半加和)、进位C0。　　A和B是相加的两个数，S是半加和数，C是进位数。　　现在我们按上一节组合逻辑电路的设计方法来实现半加器。　　由逻辑状态表可写出逻辑式　　试分析图19-1-2所示电路的逻辑功能。我们先不管半加器是一个什么样的电路，按组合数字电路的分析方法和步骤进行。　　1．写出输出逻辑表达式　　该电路有两个输出端，属于多输出组合数字电路，电路的逻辑表达式如下　　2．列出真值表　　半加器的真值表见下表。表中两个输入是加数A0和B0，输出有一个是和S0，另一个是进位C0。　　输入输出ABCS

4、0000010110011110石头剪刀布#include#include#includeusingnamespacestd;voidmain(){charchoose,h;cout<<"WelcomeGameZone!"<>choose;if(choose!

5、='N'&&choose!='n'){intwin(0),lose(0),draw(0),me,computer;do{cout<<"请输入你的选择："<>me;srand((unsigned)time(NULL));computer=rand()%3+1;switch(computer){case1:if(me==1){cout<<"电脑出的是石头，你出的也是石头，此局为平局"<

6、l;lose++;}elseif(me==3){cout<<"电脑出的是石头，你出的是布，恭喜你，此局你赢了"<

7、if(me==1){cout<<"电脑出的是布，你出的是石头，很不幸，此局你输了"<>h;}while(h!='N'&

8、&h!='n');cout<<"你一共进行了"<