CPU指令译码器

《CPU指令译码器》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、计算机组成原理实验报告题目：CPU指令译码器实验学院数学与信息科学学院学科门类工学专业12软件工程学号2012436138姓名王赛赛指导教师王兵2014年12月28号CPU指令译码器实验一．实验目的（1）理解指令译码器的作用和重要性（2）学习设计指令译码器二．实验原理指令译码器是计算机控制器中最重要的部分。所谓组合逻辑控制器就是指令译码器电路是由组合逻辑实现的。组合逻辑控制器又称硬连线控制器，是设计计算机中的一种方法。这种控制器中的控制信号直接由各种类型的逻辑门和触发器构成。这样，一旦控制器部件构成后，除非重新设计和物理

2、上对它重新连线，否则的话，要想增加新的功能是不可能的。结构上的这种缺陷使得硬连线控制器的设计和调试变得非常复杂而且代价很大。所以硬连线控制器曾一度被微程序控制器所取代。但是随着新一代机器及VLSI技术的发展，这种控制器又得到了广泛重视，如RISC机广泛使用这种控制器。下图是组合逻辑控制器的结构方框图。逻辑网络的输入信号来源有3个：①指令操作译码器的输出In；②来自时序发生器的节拍电位信号Tk；③来自执行部件的反馈信号Bj。逻辑网络的输出信号就是微操作控制信号，用来对执行部件进行控制。组合逻辑控制器的结构方框图显然，组合逻

3、辑控制器的基本原理可描述为：某一微操作信号Cm是指令操作译码器的输出In、时序信号（节拍电位信号Tk）和状态条件信号Bj的逻辑函数。即Cm=f（In，Tk，Bj）用这种方法设计控制器，需要根据每条指令的要求，让节拍电位和时序脉冲有步骤地去控制器的各有关部分，一步一步地执行指令所规定的微操作，从而在一个指令周期内完成一条指令所规定的全部操作。一般来说，组合逻辑控制器的设计步骤如下。（1）绘制指令流程图为了确定指令执行过程所需的基本步骤，通常是以指令为线索，按指令类型分类，将每条指令归纳成若干微操作，然后根据操作的先后次序画

4、出流程图。（2）安排指令操作时间表指令流程图的进一步具体化，把每一条指令的微操作序列分配到各个机器周期的各个时序节拍信号上。要求尽量多的安排公共操作。避免出现互斥。（3）安排微命令表以微命令为依据，表示在哪个机器周期的哪个节拍有哪些指令要求这些微命令。（4）进行微操作逻辑综合根据为操作时间表，将执行某一操作的所有条件（哪条指令、哪个机器周期、哪个节拍和脉冲等）都考虑在内，加以分类组合，列出各微操作产生的逻辑表达式，并加以简化。（5）实现电路根据上面所得逻辑表达式，用逻辑门电路的组合或大规模集成电路来实现。三．实验要求1、

5、实验设计目标本实验要求根据第二章中的实验CPU中使用的指令系统设计指令译码器，指令系统见第二章2.1节，不在重述。本实验指令译码器的设计相对比较简单，节拍（t1、t2和t3）因素只在存储器读写时需要对存储器地址分时使用考虑，这里暂不考虑节拍t,也就是说微操作控制信号只是指令操作码In和Bj的函数：Cm=f（In，Bj）式子中的In主要代表指令操作码IR[15…12]，还有辅助操作码（如算术逻辑指令的IR[2..0]，这里要求只考虑指令操作码IR[15...12]。Bj代表进位标志C和结果为0标志Z。要求产生的微操作控制信

6、号如下：op_code控制ALU进行8中运算操作的3位编码；c_z_j_flag为1表示需要条件转移；lj_instruct为1表示本条指令是“JMPADR”指令；DRWr为1表示在t3的下降沿将本条指令的执行结果写入目的寄存器中；Mem_Write为1表示本条指令有存储器读写操作，存储器的地址是目的寄存器的内容；DW_instruct为1表示本条指令是双字节指令；Change_z为1表示本条指令是可能改变Z（结果为0）标志；Change_c为1表示本条指令是可能改变C（进位）标志；sel_memdata为1表示本条指令

7、写入目的寄存器的值来自读存储器。2、顶层设计实体的引脚要求引脚要求的对应关系如下：（1）指令IR[15…12]对应实验台开关SD3~SD0；（2）进位C对应实验台开关SD4；（3）结果为0标志Z对应实验台开关SD5。控制信号对应如下：op_code指示灯R2、R1、R0；c_z_j_flag指示灯R3；lj_instruct指示灯R4；DRWr指示灯R5；Mem_Write指示灯R6；DW_instruct指示灯R7；Change_z指示灯R8；Change_c指示灯R9；sel_memdata指示灯R10。四．实验步骤

8、（1）将实验台设置成FPGA-CPU独立调试模块，REGSEL=0，CLKSEL=1，FDSEL=0.使用实验平台上的单脉冲，即STEP_CLK短路子短接，短路子RUN_CLK断开。（2）将设计在QuartusII下输入，在编译后下载到TEC-CA上的FPGA中；（3）拨动实验台上的开关SD5~SD0，改变IR[15