大学数字电路第十一章 硬件描述语言

大学数字电路第十一章 硬件描述语言

ID:19607841

大小:288.50 KB

页数:30页

时间:2018-10-04

大学数字电路第十一章  硬件描述语言_第1页
大学数字电路第十一章  硬件描述语言_第2页
大学数字电路第十一章  硬件描述语言_第3页
大学数字电路第十一章  硬件描述语言_第4页
大学数字电路第十一章  硬件描述语言_第5页
资源描述:

《大学数字电路第十一章 硬件描述语言》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、第十一章硬件描述语言(VHDL)211.1概述211.2VHDL基本结构411.2.1实体(ENTITY)511.2.2结构体(ARCHITECTURE)611.2.3配置(CONFIGURATION)711.2.4库(LIBRARY)711.2.5包(PACKAGE)811.3VHDL语言元素1011.3.1VHDL词法规则与标识符1011.3.2数据对象和数据类型1111.3.3运算符(operator)1311.4VHDL常用编程语句1411.4.1顺序(SEQUENTIAL)描述语句14

2、11.4.2并发(CONCURENT)描述语句1611.5基本逻辑电路设计2011.5.1组合逻辑电路设计2011.5.2时序逻辑电路设计25习题29参考文献30第30页共30页内容提要本章简要说明了用VHDL语言设计硬件电路的基本过程,介绍了VHDL语言的基本结构、语言元素,详细介绍了VHDL语言的常用编程语句以及基本组合逻辑电路、时序逻辑电路的设计方法。第十一章硬件描述语言(VHDL)11.1概述在传统的硬件电路设计中,主要的设计文件是电路原理图,而采用HDL(HardwareDescrip

3、tionLanguage)设计系统硬件电路时主要使用HDL编写源程序。该语言可以描述硬件电路的功能,信号连接关系及定时关系。VHDL(VHSIC*VHSIC是VeryHighSpeedIntegratedCircuit的缩写。HardwareDescriptionLanguage)和verilogHDL作为IEEE(InstituteofElectricalandElectronicsEngineers)的工业标准硬件描述语言,在电子工程领域,用来描述、验证和设计电子线路,得到了广泛的接受和应用

4、。为了用一种标准的方法描述电子系统,1980年,美国国防部开始进行VHDL的开发,。1987年由IEEE将VHDL制定为标准——IEEEVHDL语言参考手册标准草案1076/B版(IEEEVHDLLanguageReferenceManualDraftStandardversion1076/B),称为IEEE1076—1987。应当注意,起初VHDL,只是作为描述系统规范(SystemSpecification)而制定的一个标准,而不是为设计系统而制订的。第2个版本VHDL—93在1993年推出

5、。它相对于VHDL—87没有什么大变化。只是增添了主要是对VHDL模型的某些新的VHDL命令和属性。在本章,只介绍VHDL—87。VHDL作为一个规范语言和建模语言,其第一个模拟器出现于20世纪80年代后期,80年代末,随着VHDL的标准化,利用VHDL开发电子系统的工具逐渐出现,在设计中开始使用VHDL。和其它HDL语言相比,VHDL语言的优点如下:一、易于共享和交流。易于将VHDL代码在不向的工作平台(如工作站和PC机)和开发工具之间交换,如在某一个制造商的模拟器用的VHDL程序可以不加修改

6、地移到另—制造商的模拟器。二、设计结果与工艺无关。设计者可以专心致力于其功能,即需求规范的实现,而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。当门级或门级以上层次的描述通过仿真后,再用相应的工具将设计映射成不同的工艺(如MOS、CMOS工艺等),这样,当工艺改进时,无须修改原设计程序,只要改变相应的映射工具即可。而在传统的原理图设计中、设计者必须用手工检查与工艺有关的因素如时序、面积、驱动强度、元件选择、扇出等。三、设计方法灵活、支持广泛。VHDL语言可以支持自上而下(TopDow

7、n)和基于库(Library-Based)的设计方法,支持同步电路、异步电路、FPGA以及其它随机电路的设计。其范围之广是其它HDL语言所不能比拟的。四、系统硬件描述能力强。VHDL语言具有多层次描述系统硬件功能的能力,可以从系统的数学模型直至门级电路。另外,高层次的行为描述可以与低层次的RTL描述和结构描述混合使用。VHDL语言能进行系统级的硬件描述,是它的一个最突出的优点。第30页共30页所谓用VHDL设计是指由设计者编写代码,然后用模拟器验证其功能,再把这些代码综合成一个与工艺无关的网络表

8、,即翻译成由门和触发器等基本逻辑元件组成的原理图(门级电路),最后完成硬件设计。VHDL的一般设计流程如图11.1.1所示,分5步进行。图11.1VHDL的一般设计流程第1步:系统分析和划分。从系统总体要求出发,自上而下地逐步将设计内容细化。第2步:行为级描述和仿真。所谓行为描述,就是对整个系统的数学模型的描述。一般来说,对系统进行行为描述的目的是试图在系统设计的初始阶段,通过对系统行为描述的仿真来发现设计中存在的问题。在行为描述阶段,并不真正考虑其实际的操作和算法用什么方法来实现,而考虑系统的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。