汽车尾灯控制器的设计与制作 2

汽车尾灯控制器的设计与制作 2

ID:1877949

大小:1.64 MB

页数:19页

时间:2017-11-13

汽车尾灯控制器的设计与制作 2_第1页
汽车尾灯控制器的设计与制作 2_第2页
汽车尾灯控制器的设计与制作 2_第3页
汽车尾灯控制器的设计与制作 2_第4页
汽车尾灯控制器的设计与制作 2_第5页
资源描述:

《汽车尾灯控制器的设计与制作 2》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、武汉理工大学《电工电子技术》课程设计说明书摘要在我国交通拥挤导致交通事故频繁发生,而其中汽车追尾时间在事故中占得比例比较大。汽车尾灯控制电路的产生能缓解这一状况,通过对汽车尾灯的控制,体现汽车在公路上行驶的状态,即:正常行驶时指示灯全灭;右转弯时,右侧3个指示灯循环点亮;左转弯时,左侧3个指示灯循环点亮;临时刹车时,所有指示灯同时闪烁。通过这一特点来提示后方的车辆本车的行驶状况,有利于减少汽车追尾事件的发生,是一个值得普及的设计。关键词:行驶状况指示灯计数19武汉理工大学《电工电子技术》课程设计说明书设计方案及制作过程1、总体设计思想根据课程设计任务书的要求,以及汽车尾灯逻辑关系分析,得出设计

2、该电路大体需要时钟脉冲信号产生电路、三进制计数电路、译码电路、开关控制电路、驱动显示电路以组成汽车尾灯控制电路。其控制关系如图1-1所示。开关控制电路显示驱动电路译码电路三进制计数器时钟脉冲信号发生器图1-1设计电路控制关系2、逻辑抽象2.1尾灯与汽车运行状态表S1=1表示左转弯。S0=1表示右转弯。表2-1尾灯与汽车运行状态表分析1)灯需要在不同的情况下出现以下三种情况,全灭,闪烁,循环亮灭。可以利用计数器实现产生循环脉冲信号来达到预期的实验目的。2)脉冲信号的产生:考虑利用555定时器构成分频电路,来得到需要的频率的脉冲信号。2.2电路逻辑功能19武汉理工大学《电工电子技术》课程设计说明书

3、由于汽车左右转弯时,3个灯循环点亮,所以用三进制计数器控制译码器电路循序输出低电平,从而控制尾灯按要求点亮。由此得出在每种运行状态下,各种指示灯与各种给定的条件下的关系,即逻辑功能表如下表2-2所示。表2-2逻辑电路真值表3、设计单元电路3.1时钟脉冲发生器方案一:石英晶体振荡器此电路的振荡频率仅取决于此应晶体的串联谐振频率fs,而与电路中的R、C的值无关。所以此电路能够得到频率稳定性极高的脉冲波形,它的缺点就是频率不能调节,而且频带窄,不能用于宽带滤波。但由于没有与课程联系很紧密,所以不采用此电路。方案二:由555定时器构成的多谐振荡器如下图3-1的电路图,可以产生矩形脉冲发生器。由于555

4、定时器内部的比较器灵敏度高,输出驱动电流大,功能灵活,而且采用差分电路形式,它的振荡频率受电压和温度的影响很小。与课程联系密切,所以采用此方案。再由于此电路对时钟脉冲没有严格的要求,故我把电阻、电容的值设定为比较合适并常见的值。电容充电过程的初始状态为1/3Vcc,终止状态为2/3Vcc,稳定状态为Vcc,充电的时间常数为ζ1=(R1+R2)C2。电容放电过程中,由于晶体管基本处于饱和导通状态,两端的电压很低,因此供电电源对放电电路影响很小,放电时的初始状态为2/3Vcc,终止状态为1/3Vcc,稳定状态为0,充电的时间常数为ζ2=R2C2。根据这些条件,结合一阶电路暂态过程的三要素法,可以计

5、算出充电过程所用的时间。充电过程的方程式:2/3Vcc=Vcc+(1/3Vcc-Vcc)e(t1/(RC2)充电所用时间,即脉冲维持时间:t1=(R1+R2)C2ln2=0.7(R1+R2)C2放电过程的方程式:1/3Vcc=0+(2/3Vcc-0)e(t2/(RC2))放电所用时间,即脉冲低电平时间:t2=R2C2ln2=0.7R2C2所以,脉冲周期时间为t=t1+t2=0.7(R1+R2)C2+0.7R2C2=0.7(R1+2R2)C219武汉理工大学《电工电子技术》课程设计说明书脉冲频率为f=1/t=1/(0.7(R1+2R2)C2)=1.43/((R1+2R2)C2)图3-2脉冲信号波

6、形2输出脉冲信号根据以上分析可得f=1.43/((50*103+2*50*103)*0.01*10-6)=953.3Hz图3-1时钟脉冲发生器19武汉理工大学《电工电子技术》课程设计说明书3.2三进制计数器由表2-2可以看出计数器是三进制的,而可以构成三进制计数器芯片有很多种:方案一:74LS90芯片如图3-3所示,INB接QA属于十进制计数接法,电路在时钟脉冲的触发下进行十进制加计数,当计数到2的一瞬间,QB=1,R01=R02=1,电路进行置0操作——由此,电路构成三进制计数器。输入脉冲信号图3-374LS90芯片构成的三进制计数电路方案二:74LS161芯片如图3-4所示,使能端ENP、

7、ENT接高电平使能,置数端LOAD接高电平置数无效,A、B、C、D端输入信号无效,但为了避免悬空,所以都接地。电路在时钟脉冲的触发下进行十进制加计数,当计数到3(因为译码器74LS138的Y3、Y7悬空,所以四进制计数对电路实际功能没有影响)的一瞬间,QA=QB=1,通过一个与非门后使得清零端为0,清零(开始清零端为1,清零无效,电路正常计数)——由此,电路构成三进制(实为四进制计数器,在此处与三

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。