05年《eda技术》试题答案

05年《eda技术》试题答案

ID:18766294

大小:218.00 KB

页数:9页

时间:2018-09-21

05年《eda技术》试题答案_第1页
05年《eda技术》试题答案_第2页
05年《eda技术》试题答案_第3页
05年《eda技术》试题答案_第4页
05年《eda技术》试题答案_第5页
资源描述:

《05年《eda技术》试题答案》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、系别班次学号姓名.………密………封………线………以………内………答………题………无………效……电子科技大学二零零五至二零零六学年第一学期(A)EDA技术课程考试题(120分钟)考试日期2005年12月?日一二三总分评卷教师一、简答题:(30分,每小题5分)1.CPLD和FPGA有什么差异?在实际应用中各有什么特点?答:差异:(1)CPLD:复杂可编程逻辑器件,FPGA:现场可变成门阵列;(2)CPLD:基于乘积项技术的确定型结构,FPGA:基于查找表技术的统计型结构;(3)CPLD:5500~50000门,FPGA:1K~10M门。

2、实际应用中各自的特点:CPLD适用于逻辑密集型中小规模电路,编程数据不丢失,延迟固定,时序稳定;FPGA适用于数据密集型大规模电路,需用专用的ROM进行数据配置,布线灵活,但时序特性不稳定2.简述VHDL语言中端口模式IN,OUT,BUFFER和INOUT各自的特点及OUT,BUFFER与INOUT的主要区别?答:端口模式中各自的含义与特点为:IN:输入,只读;OUT:输出,只写;BUFFER:带反馈的输出,可读可写;INOUT:双向,可读可写。OUT,BUFFER,INOUT各自的区别:OUT模式下的信号,在程序中只能作为对象被赋

3、值,不能作为源赋给其他信号;BUFFER模式下的信号,在程序中既可作为对象被赋值,又可作为源赋给其他信号,对象和源是同时发生,是同一个信号;INOUT模式下的信号,双向传输,同样既做对象又可作源,但对象和源不是同一个信号。3.VHDL中有哪3种数据对象?详细说明它们的功能特点以及使用场所。3种数据对象为:常量、信号、变量。各自的功能特点和使用场所:常量:代表电路中一个确定的数,如电源、地等。全局量,信号变量使用的地方都可用信号:代表电路中的某一条硬件连接线,包括输入、输出端口,信号赋值存在延迟。全局量,使用场所:architectu

4、re、package、entitiy。变量:代表电路中暂存某些值的载体。变量赋值不存在延迟。第9页共9页系别班次学号姓名.………密………封………线………以………内………答………题………无………效……局部量,使用场所:process、function、procedure。1.数字频率计功能是测量被测信号的频率,测量频率的基本原理是什么?实现的主要逻辑模块有那些?答:频率计测量频率的基本原理是:1秒时间内代测信号的脉冲个数。实现频率计逻辑功能的主要模块有:时间基准产生电路:提供1秒中的准确计数时间信号;计数脉冲形成电路:将被测信号变换为

5、可计数的窄脉冲,其输出受闸门脉冲的控制。计数显示电路:对被测信号进行计数,显示被测信号的频率2.VHDL的基本结构及每部分的基本功能?答:VHDL的基本结构由:库(Library)、程序包(Package)、实体(Entity)、结构体(Architecture)和配置(Configuration)几部分组成。每部分的基本功能为:库(Library):用来存储预先完成的程序包和数据集合体的仓库。以供设计者对一些统一的语言标准或数据格式进行调用。程序包(Package):将已定义的常数、数据类型、元件语句、子程序说明等收集起来构成一个

6、集合,。实体(Entity):定义系统的输入输出端口结构体(Architecture):定义系统的内部结构和功能。配置(Configuration):从某个实体的多种结构体描述方式中选择特定的一个作为实体的实现方式。3.用开发软件如MAX+PLUSⅡ进行EDA设计的基本过程及与传统电子设计的区别?答:EDA设计的基本过程:系统规格设计,建项目文件夹和打开软件建项目名,系统功能描述的源程序输入,源程序的编译与修改,源程序的功能仿真与修改,源程序的器件适配和逻辑综合、优化与布局布线,源程序的时序仿真与修改,门级网表的生成与芯片下载等过程

7、。与传统设计的区别:自顶向下,采用PLD器件,系统体积小,修改方便,速度快,从设计到实现计算机自动完成。第9页共9页系别班次学号姓名.………密………封………线………以………内………答………题………无………效……一、改正下列程序中的错误,并简要说明每个错误的原因(30分,每小题5分)1.四选一多路选择器libraryieee;useieee.std_logic_1164.all;entityex1isport(A,B,C,D:instd_logic;sel:instd_logic_vector(1downto0);Z:outstd_l

8、ogic);Endex1;Architecturearchofex1isBeginProcess(A,B,C,D)BeginZ<=Awhensel=“00”else说明:when….else是并行语句,不能放在Bwhensel=“01

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。