fpga_asic-基于fpga的数字复接器的设计毕业论文new

《fpga_asic-基于fpga的数字复接器的设计毕业论文new》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于FPGA的卫星便携站的同步数字复接器的设计查看最近90天中添加的最新产品最新电子元器件资料免费下载派睿电子TI有奖问答-送3D汽车鼠标IR推出采用焊前金属的汽车级绝缘栅双极晶体管全球电子连接器生产商—samtec最新断路器保护套在便携式数字卫星通信系统中，为了扩大传输容量和提高传输效率，满足同时传输几种业务的需求，通常采用时分复用的方法，将若干个低速数字码流按一定格式合并成一个高速数据码流，以便在一条信道中传输，使各个业务信号互相不产生干扰，实现此功能的设备就是数字复接系统。　　便携式卫星通信，要求实现平台集成度高、速度快、功耗小、体积小和成本低。现场可编程门阵

2、列(FPGA)在结构上由逻辑功能块排列为阵列，并由可编程的内部连线连接这些功能块，来实现一定的逻辑功能。特别适合上述要求的产品开发与小批量生产。　　FPGA的开发环境在电路设计阶段，可实时地对设计电路进行各种仿真分析，提高电路设计的灵活性和可靠性，特别是还可在成品上直接进行二次开发和功能扩展，灵活且可移植。后期还可以在线对任意一逻辑信号进行实时仿真，该文利用软件QuartusII5.1和VHDL硬件语言进行设计和仿真,实现一个基于FPGA的卫星便携站的同步数字复接系统的设计。　　1设计和实现　　同步数字复分接器完成以下业务的复分接：3路音频合计48kbps数据；1路

3、64kbps同步数据；1路9.6kbps异步数据；1路128kbpsLAN数据；1路517.2kbps视频数据。采用同步、固定时隙分配和按位复接方式的设计方法。　　1.1准同步时延　　因为数字复接器与音频的接口关系最为复杂,所以设计要点着重放到了与音频接口的处理。　　1.1.1音频接口的乒乓操作　　如图1所示，采用双口RAM完成音频数据和复分接器的接口。音频数据接口是一种DSP总线接口，在第1个缓冲周期，音频数据缓存到双口RAM的低端地址存储区，同时数据复接单元读取双口RAM的高端地址存储区的音频数据；在第2个缓冲周期，音频数据缓存到双口RAM的高端地址存储区，同时

4、数据复接单元读取双口RAM的低端地址存储区的音频数据。如此循环，周而复始。图1乒乓操作示意图　　这样经过缓冲的数据流没有时间停顿的送到复接器中，属于一种流水线式处理，完成数据的无缝缓冲和处理，节约缓冲区的空间，达到利用低速模块处理高速数据流的结果，实现了数据流的并串转换。　　如果音频数据和复分接器的接口采用传统的缓存方式，很容易造成复接器读数据的时候音频数据还没有写到缓存中，很容易造成声音的“咔咔声”，采用音频接口的乒乓操作避免了此问题的产生。　　1.1.2提供唇音同步机制　　在数字卫星传输系统中，有一个独特的音视频同步问题，即通常说的唇音同步。由于图像压缩编码所需

5、之信号处理时间一般慢于声音压缩编码所需之信号处理时间，那么在收端将视频及音频信号解码出来后，就会发现音频比视频快半拍。通常见到的情况是，或者口动时听不到声音，或者口不动时却有声音出来，即唇音不同步，给观众较差的主观感觉。为了避免出现这一问题，分接器中提供了唇音同步单元，把音频数据程序上进行延时，通过调整就可保证接收端的音和视频同步。　　1.1.3解决FPGA电路设计中的毛刺问题　　在FPGA中当多路信号同时发生跳变的瞬间,往往会出现一些不正确的尖峰信号，这些尖峰信号就是“毛刺”。组合逻辑电路中竞争冒险现象的出现也会出现“毛刺”。它的出现会影响电路工作的稳定性和可靠性

6、，导致数字系统的误操作和逻辑紊乱。　　设计中利用D触发器对输入信号的毛刺不敏感的特点，去除信号中的毛刺，但是只是对信号中发生在非时钟跳变沿的毛刺信号去除明显，并且有一定延时。因此设计中尽量采用同步时序电路来实现各个进程模块的功能，同时对输入输出的数据进行高倍时钟的采样，达到去除电路中毛刺的目的。　　1.2设计方案　　1.2.1帧结构　　该单元不要求与其他复分接设备互联互通，所以采用自定义的帧结构。帧头采用集中帧码，帧头固定为12bits。帧结构如表1所示。　　根据表1可以计算出每帧的帧长L为7680bit，线路速率R为768kbps时，帧周期T为：　　帧频Fs为：表

7、1帧结构　　1.2.2复接器　　复接器部分负责将各支路信息数据和帧头合成一路数据流。它由时钟发送电路、数据接收存贮器、数据缓冲单元和数据复接电路组成。时钟发送电路产生复接各支路信息数据所需的时隙，时钟通过使用内部时钟源或由接收时钟锁相得到；数据接收存贮器为一双口RAM，用来接收数字音频数据；数据缓冲单元用来把同步数据等数据的相位调整到满足可以进行复接的相位；数据复接电路将上述数据合成一路线路数据；复接器的组成框图如图2所示。图2复接器组成框图　　1.2.3分接器　　分接器负责将一路数据流分解成各个支路信息数据。它包括数据分接电路、时钟恢复电路、数据接收存贮器和数