fpga_asic-基于fpga的直接数字频率合成器的设计new

《fpga_asic-基于fpga的直接数字频率合成器的设计new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于FPGA的直接数字频率合成器的设计122陈风波,冒燕,李海鸿（1.空军雷达学院信息与指挥自动系，湖北武汉430019；2.空军雷达学院电子对抗系，湖北武汉430019）摘要：直接数字频率合成是一种新的频率合成技术，介绍了利用Altera的FPGA器件实现直接数字频率合成器的工作原理和电路设计方法，并利用FLEX器件实现了DDS电路。关键字：直接数字频率合成；现场可编程门阵列中图分类号：TN791文献标识码：AThedesignofDDSbasedonFPGA122ChenFeng-bo,Maoyan,LiHai-hong(1.Department

2、ofInformation&CommandAutomation,AFRA,Wuhan430019,China;2.DepartmentofElectronicWarfare,AFRA,Wuhan430019,China)Abstract:DirectDigitalFrequencySynthesisisanewtechnologyoffrequencysynthesis,theworkprincipleandcircuitdesignmethodrealizingDDSbasedontheFPGAofAlteraisintroduced,andthe

3、circuitofDDSiscompletedonthedeviceofFLEX.Keywords:DirectDigitalFrequencySynthesis;FieldProgrammableGateArray直接数字频率合成（DirectDigitalFrequencySynthesis）是从相位概念出发直接合成所需波形的一种新的频率合成技术。目前各大芯片制造厂商都相继推出采用先进的CMOS工艺生产的高性能和多功能的DDS芯片（其中应用较为广泛的是AD公司的AD985X系列），为电路设计者提供了多种选择。然而在某些场合，专用的DDS芯片在控制

4、方式、置频速率等方面与系统的要求差距很大，这时如果用高性能的FPGA器件设计符合自己需要的DDS电路就是一个很好的解决方法。1DDS电路工作原理图1是DDS电路的基本原理框图。DDS的工作原理是以数控振荡的方式产生频率、相位可控的正弦波。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器（DAC）和低通滤波器(LPF)。MN位相位正弦DAC累加器寄存器查找表频率控制字fcfoutLPF时钟源图1DDS基本原理框图具体工作过程如下:每来一个时钟脉冲fc，N位累加器将频率控制数据M与相位寄存器输出的累加相位数据相加，把相加后的

5、结果送至相位寄存器的输入端。相位寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到累加器的输入端，以使累加器在下一时钟的作用下继续与频率控制数据相加；另一方面将这个值作为取样地址值送入幅度/相位转换电路（图1中的正弦查找表），幅度/相位转换电路根据这个地址值输出相应的波形数据。最后经D/A转换器和低通滤波器将波形数据转换成所需要的模拟波形。NDDS输出信号的频率为：。可见，通过设定相位累加器位数、频率控制fout=(M/2)⋅fcN字和基准时钟的值，就可以产生任一频率的输出。DDS的频率分辨率为：。由于∆fout=fc/2基准时钟一般固定，

6、因此相位累加器的位数就决定了频率分辨率，位数越多，分辨率越高。2利用FPGA设计DDS电路在FPGA设计DDS电路时，相位累加器是DDS电路的一个关键部分，高效快速的累加器能提高DDS的性能。累加器可以利用FLEX器件的进位链，同时结合流水处理措施得到快速高效的电路结构。相位/幅度转换电路是DDS电路中的另一个关键部分，该电路通常采用ROM结构，设计中面临的主要问题就是资源的开销。相位累加器的输出是一种数字式锯齿波，通过取它的若干位作为ROM的地址输入，然后通过查表和运算，ROM就能输出所需波形的数据。在FPGA（Altera器件）中，ROM一般由E

7、AB实现，并且ROM表的尺寸随着地址位数或数据位数的增加成指数递增，因此在满足信号性能的前提下，如何减少资源的开销就是一个重要的问题。在实际运用中，相位/幅度转换电路的主要问题在于ROM的大小（正弦波形存储器的字节数决定了相位量化误差，每个单元内的比特数决定了幅度量化误差），因此设计时充分利用信号周期内的对称性和算术关系来减少ROM开销.考虑以下的优化方式：余弦波信号对于x=π直线成偶对称，基于此可以将ROM表减少至原来的1/2，再利用左半周期内，波形对于（π/2，0）成奇对称，进一步将ROM表减至最初的1/4，因此可以通过一个正弦码表的前1/4周期

8、就可以变换得到正弦和余弦的整个周期码表。这样就节省了3/4的资源。DDS电路的电路结构设计如图2所示。算R输