基于fpga的直接数字合成器的设计new

《基于fpga的直接数字合成器的设计new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第24卷第12期机电工程Vol.24No.122007年12月MECHANICAL&ELECTRICALENGINEERINGMAGAZINEDec.2007基于FPGA的直接数字合成器的设计华金，姜伟，李存兵(浙江工业大学机械制造及自动化省部共建教育部重点实验室，浙江杭州310014)摘要:介绍了直接数字合成器(DDS)的基本组成及工作原理，采用QUARTUSII软件提供的模块和VHDL语言自行设计的寄存器，实现了现场可编程门阵列(FPGA)的相位累加器和波形存储表的设计。通过频谱分析研究了DDS的输出频谱，分析讨论了引起输

2、出杂散的原因及改善杂散的方法。研究结果表明，该设计具有较高的实际应用价值。关键词:直接数字合成器;现场可编程门阵列;频谱分析中图分类号:TN99文献标识码:A文章编号:1001-4551(2007)12-0038-03DesignofdirectdigitalsynthesizerbasedonFPGAHUAJin，JIANGWei，LICun-bing(KeyLab.ofMinistryofEducationforProvincejointedMechanicalManufacture&Automation,Zhejiang

3、UniversityofTechnology,Hangzhou310014，China)Abstract;Thestructureandprincipleofdirectdigitalsynthesizer(DDS)wereintroduced.AdoptingthemoduleofQUARTUSIIandtheregisterofVHDL,thefieldprogrammablegatearray(FPGA)phaseaccumulatorandwaveformstoragetabledesignwereachieved.T

4、heoutputspectrumofDDSfromfrequencywasanalyzed,thereasonsoftheoutputspurandthemethodsforimprovingspurwerediscussed.Theresultsofresearchshowthatthedesignhasmorehighpracticalvalue.Keywords;directdigitalsynthesizer(DDS);fieldprogrammablegatearray(FPGA);spectrumanalysis钟

5、控制下，利用相位截断、幅度量化数据和混合模拟信0前言号处理模块得到一种模拟频率源的技术，其原理，如图直接数字合成器(DDS)是一种新兴的频率合成技1所示。幅度控制字术。与传统的直接或间接频率合成技术相比，DDS具初始相位字有频率分辨率高、频率稳定度高、输出相对带宽宽、频率转换速度快和相位噪声低的优点川，目前已经被广泛应用于通讯、导航、雷达、电子对抗以及现代化的仪器仪表工业等众多领域。目前，DDS系统基本上都是采用现场可编程门阵图1DDS原理图示意图列(FPGA)来实现其数字部分。它不仅具有高速、可靠，内嵌RAM模块，而且可以根

6、据需要方便地把波形具体原理如下:每发生一个时钟脉冲Jclk,N位累存储表内嵌人FPGA中，实现不同波形的灵活设计。加器将频率控制字X与累加寄存器输出的累加相位本设计采用ALTERA公司开发的Cyclone系列，数据相加，相加后的结果送到累加寄存器的输入端。将DDS的相位累加器和波形存储表集成在一个芯片累加寄存器一方面将在上一时钟周期作用后所产生的中，介绍基于FPGA的直接数字合成器的设计。新相位数据反馈到累加器的输人端，以使累加器在下一时钟的作用下继续与频率控制字X相加;而另一方1DDS的组成及工作原理面将累加值作为取样地址值

7、送人波形存储器(RAM).DDS包含相位累加器、波形存储器、数/模转换根据这个地址值输出相应的波形数据。这些K位二器、低通滤波器(LPF)和参考时钟5部分。在参考时进制送到DAC进行D/A转换，得到量化的阶梯形输收稿日期:2007-06-07作者简介:华金(1982-).男，浙江宁波人，主要从事检测与控制方面的研究。万方数据第12期华金，等:基于FPGA的直接数字合成器的设计出，最后经过低通滤波器滤除高频分量，平滑后得到所RAM来设计波形数据的查找表，采用了QUARTUSII软需要的模拟波形[[210件提供的参数化RAM模块[

8、’]。其结构，如图3所示。DDS输出信号的频率to与时钟频率以及频率控r-W-一1制字的关系:Xxff=(1)2N式中X-频率控制字;;L一时钟频率;N一相位累加器的位数。由式(1)可知，当时钟频率和相位累加器的字长确定后，X二1时，DDS产生最低的频率，称为频率分辨率。图3