欢迎来到天天文库
浏览记录
ID:15776083
大小:203.51 KB
页数:4页
时间:2018-08-05
《一种低功耗异步fifo存储器的设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、维普资讯http://www.cqvip.com2008年募18期总第281一种低功耗异步FIFO存储器的设计张海勇,叶显阳,皮代军,秦水介(贵州省光电子技术及应用重点实验室贵州贵阳55OO25)摘要:针对传统异步FIFO功耗较高的缺点,设计一种低功耗异步FIFO存储器。通过采用对异步读写指针的前两个状态位直接比较的方法,减少格雷码向二进制转换的电路,并增加门控时钟电路,从而大大降低了存储器的动态功耗。通过软件QuartusⅡ7.2对其进行功耗估算,功耗降低了8%。用ModelSimSE6,1b进行仿真,验证了设计功能的正确性。关键词:异步FIF0;格雷码;门控时钟;动态功耗中图分类号:T
2、N4O2文献标识码:B文章编号:1004—373X(2OO8)18—001—03DesignofaLowPowerAsynchronousFIFOMemoryZHANGHaiyong,YEXianyang,PIDaijun,QINShuijie(GuizhouLaboratoryforPhotoelectricTechnologyandApplication,Guiyang,550025,China)Abstr~ct:DuetothehighpowerofthetraditionalasynchronousFIFO.Alowpower—consumptionasynchronousFIFO
3、memoryisdesigned.ThedynamicpowerconsumingofthisFIFOmemoryisreducedgreatlybydirectlycomparingthetwoprecedentstatebytesoftheasynchronousread—writepointer,droppingaconversioncircuitofthegraycodetothebinary,andaddingaclock—gatingcircuit,Thepowerconsumptionofthememoryisestimatedatabout8%byusingthesoftQ
4、uartusII7.2.ThesimulationresultsindicatethewellfunctionthroughtheModelsimSE6.1b.Keywords:asynchronousFIFO;Graycode;clock—gatingcircuit;dynamicpowerconsuming在集成电路的设计中,随着芯片设计规模的扩大,读指针、写指针都加1指向下一个单元。但是由于读时一个模块与外围芯片的通信时往往存在多个时钟,当数钟与写时钟的频率不同,所以读动作和写动作不同步。据从一个时钟域传递到另一个时钟域,并且目标时钟域当读指针(rptr)追上写指针(wptr)时,会
5、造成存储器的与源时钟域不相同时,有可能造成亚稳态的产生,从而读空;当写指针比读指针多循环1次,追上读指针时,则使源数据丢失或混乱,导致系统无法正常无误的工作。存储器会处于写满状态。如何根据异步的指针信号来而异步FIFO可以在两个不同的时钟系统之间快速准判断并产生正确的空、满标志,是异步FIF0设计的一确地传输数据,在进行跨时钟域传输时,它是一种有效、个主要问题。因此,要完成一个异步FIF0的设计,必快捷的解决方案L1]。须要解决2个问题:FIFO(FirstINFirstOut)电路是一种实现数据先(1)避免亚稳态的产生;进先出的存储器件,通常用作数据缓冲器,其原理框图(2)产生正确的空、
6、满标志。见文献E23。异步FIFO的读动作与写动作分别受读时传统的异步FIFO采用对读写指针的1位状态位钟(relk)、读使能(inrptr)和写时钟(welk)、写使能(in—进行判断,这样就必须增加格雷码向二进制转换的电wptr)控制。当读时钟(写时钟)上升沿来到,并且读使路,本设计采用对读写指针的两位状态位直接比较的方能(写使能)有效时,则向存储器读出(写入)数据,同时法,从而减少了电路结构,并增加了门控时钟电路,使功耗有所降低。下面是其具体的实现方法。收稿日期:2008一O3—2O1异步FIFO的设计与实现基金项目:贵州省自然科学基金((2002)No.3014);贵州省自然科学基
7、金((2003)No.3005);2003年度教育部”1.1异步时钟下亚稳态的问题优秀青年教师资助计划”(教人司[2003]355号);贵州省国际科技合作项目(黔科合国字(2004)I101.1.1亚稳态产生的原因O4号);贵州省优秀青年科技人才培养计划基金在时序电路中,通常采用触发器和锁存器作为存储(黔科合人字No.2013);贵州大学校研究生创新基单元。对于触发器,在时钟沿触发前后有一段判决时金:(2007007);
此文档下载收益归作者所有