一种新型异步fifo的设计

《一种新型异步fifo的设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、一种新型异步FIFO的设计 　　摘要：本文详细说明了一种新型异步FIFO的设计方法。该异步FIFO的宽度为8位，深度为16，支持深度为1的buffer模式。水位可编程。它具有四种FIFO状态，对于DMA和中断的支持非常有用。　　关键词：异步FIFO；水位；Verilog引言　　FIFO(先入先出队列)是一种在电子系统中得到广范应用的器件。FIFO可以分为同步FIFO和异步FIFO。同步FIFO只在一个时钟域里工作，比较简单。而异步FIFO是工作在两个时钟域里的FIFO。两个时钟域的频率和相位不同，在一个时钟域里向FIFO写数据

2、，在另一个时钟域里把FIFO中的数据读走。本文设计的异步FIFO包含Buffer模式和水位可编程等新的想法，能够满足使用需求。异步FIFO的主要特性　　本文设计的异步FIFO的深度为16，宽度为8位。可以根据具体的应用而改变。　　该异步FIFO有两种工作模式：FIFO模式和Buffer模式。当FIFO使能(fifo_en置为1)时工作在FIFO模式，当FIFO不使能(fifo_en置为0)时工作在Buffer模式。在FIFO模式时，FIFO的深度为16；在Buffer模式时，FIFO的深度为1。增加Buffer模式可以使该异步

3、FIFO的应用范围更加广泛，使用时更加灵活。　　该异步FIFO的水位是可编程的，支持1/8，1/4，1/2，3/4和7/8五种水位。水位的具体含义是：当FIFO中的数据量达到或超过水位时，FIFO的状态为OVERMARK。例如：在水位配置为1/2的情况下，当FIFO中的数据个数大于或等于8(8为水位与FIFO深度的乘积)时，FIFO的状态为OVERMARK。这样，DMA就可以根据FIFO的状态一次在FIFO中取走一定量的数据。对于支持DMA的外设，该项特性非常有用。　　该异步FIFO在FIFO模式下可以输出四种FIFO状态，即

4、FIFO_EMPTY、FIFO_NON_OVERMARK、FIFO_OVERMARK和FIFO_FULL。其中FIFO_NON_OVERMARK是当FIFO中的数据量低于水位时的FIFO状态。在Buffer模式下只有两种FIFO状态，即FIFO_EMPTY和FIFO_FULL。异步FIFO的接口设计　　wclk为写时钟，wreset_n为写时钟域里的复位信号，低电平有效。rclk为读时钟，rreset_n为读时钟域里的复位信号，低电平有效。write为写使能信号，高电平有效。read为读使能信号，高电平有效。empty和ful

5、l为FIFO的空满状态。water_level为FIFO的水位。fifo_states为FIFO的状态。wdata和rdata分别为写数据线和读数据线。异步FIFO模块的划分　　本文采用自顶向下的方法，将设计划分为5个模块：DPRAM模块、WCTL模块，RCTL模块、W2R模块和R2W模块。　　其中DPRAM模块、WCTL模块和R2W模块在写时钟(wclk)域里；RCTL模块和W2R模块在读时钟(rclk)域里。R2W模块和W2P模块为同步模块，R2W将读时钟域里的信号同步到写时钟域里，W2P将写时钟域里的信号同步到读时钟域里

6、。异步FIFO的关键部分设计空满状态的判断　　对于异步FIFO来说，空满状态的设计非常重要。要防止在FIFO已经满的情况下还对FIFO进行写操作，同时也要注意不要在FIFO已经空的情况下还对其进行读操作。　　采用将写指针和读指针相比较的方法可以更有效地判断FIFO的空满状态。写指针表示将要对FIFO进行写操作的写地址，读指针表示正在对FIFO进行读操作时的读地址。由于本FIFO的深度为16，所以可以将写指针和读指针设计为5位的位宽。其中低四位表示地址，最高位表示状态。　　为了能更及时地显示FIFO的空和满状态，设定在WCTL模

7、块进行满状态的判断，在RCTL模块进行空状态的判断。将RCTL模块输出的读指针rptr经R2W模块同步到写时钟域后为rptr_r2w，将rptr_r2w和WCTL模块中的写指针比较，若两个指针的低四位相同而最高位不同，则FIFO为满。将WCTL的读指针wptr经W2R模块同步到读时钟域后为wptr_w2r，将wptr_w2r和RCTL模块中的读指针比较，若两个指针相同，则FIFO为空。　　rptr和wptr都用格雷码编码，由于相邻的两个格雷码之间只有一位不同，这样就可以避免在进行信号同步时，由于在同一个时钟沿有多个信号变化而引

8、起的问题。　　由于同步后的rptr_r2w比rptr有一定的延时，同步后的wptr_w2r比wptr也有一定的延时。因此，不会出现在FIFO已经满的情况下还对FIFO进行写操作和在FIFO已经空的情况下还对其进行读操作的情况。　　判断FIFO满的Verilog代码如下：par