资源描述：
《高速adc高精度延迟锁相环占空比调节分频硕士论文》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、高速ADC时钟发生器的设计与实现【摘要】在高速ADC中,高精度的时钟是整个芯片正常工作的保证,为了解决片外时钟的噪声、延时以及频率单一等问题,就需要在高速ADC中嵌入一个高精度的时钟发生器,来满足高速ADC对于时序的要求。基于锁相环的时钟发生器是一个可产生当今系统中所需的各种频率的低成本高效率方案,能够达到对于延迟和抖动等重要参数的更严格要求,但随着时钟频率的提高,锁相环的设计难度不断加大,而且功耗问题也尤为突出,在高频情况下更是如此。因此对于时钟发生器来说,提出新的设计方案就很有实用价值。本课题就是针对这一问题,综合考虑延时、功耗、面积等各种重要因素,设计了一种适用于500M
2、HzpiplelineADC的时钟发生器。本次设计采用TSMC0.18mm工艺实现,在延迟锁相环的基础上进行了重新设计,降低了时钟发生器的设计难度和功耗,设计主要分为三个模块:时钟缓冲电路、时钟占空比调节电路和时钟分频电路。时钟缓冲器采用差分Bicmos结构实现,可以有效的对时钟信号进行放大,提高时钟信号的驱动能力;时钟占空比调节电路采用基于延迟锁相环的改进电路来实现,主要分为频率合成器、电荷泵检测电路、延迟电路和整形器,其功能是用来调节外... 更多还原【Abstract】Inhigh-speedADC,thehigh-precisionclockistheguarantee
3、oftheentirechip.inordertosolvetheproplemssuchasnoise,delay,singlefrequencyandsoon,wehavetoembedahigh-precisionclockgeneratorintothehigh-speedADCtomeetthetimingrequirementsofthehigh-speedADC.Nowadays,theclockgeneratorbasedonPLLissuchaproposalthatcanprovideavarietyoffrequencieswithlowercostand
4、moreefficient.Italsocanmeettherequirementsoftheimportantparametersofdela... 更多还原【关键词】高速；ADC；高精度；延迟锁相环；占空比；调节；分频；【Keywords】high-speed；ADC；high-precision；delay-lockedloop；duty-cycle；correction；frequencydivide；摘要3-4ABSTRACT4第一章绪论7-111.1课题的主要背景7-81.2课题的主要工作8-91.3本文的章节安排9-11第二章高速ADC时钟发生器的原理11-332
5、.1基于锁相环的高速时钟产生电路11-222.1.1锁相环的特点及应用11-122.1.2锁相环的基本结构12-202.1.3锁相环的相位模型20-222.2锁相环稳定性分析22-262.2.1锁相环稳定性的概念222.2.2稳定性判据22-242.2.3几种环路的稳定性条件24-262.3相位噪声的基本理论26-292.3.1相位噪声和相位抖动26-282.3.2噪声的来源与抑制方法分析28-292.4时钟抖动29-322.4.1时钟抖动定义292.4.2时钟抖动对ADC采样的影响29-322.5本章小结32-33第三章高速ADC时钟发生器的设计与分析33-453.1时钟缓冲
6、器的设计33-353.2基于DLL时钟占空比调节电路的设计与分析35-423.2.1基于DLL的时钟占空比调节电路整体设计353.2.2频率合成器设计35-373.2.3电荷泵检测电路设计37-383.2.4延迟电路设计38-393.2.5整形器设计39-403.2.6基于DLL的时钟占空比调节电路整体仿真结果40-423.3时钟分频器设计42-433.4本章小结43-45第四章高速ADC时钟发生器的版图设计45-524.1版图设计流程454.2版图设计准则45-494.2.1匹配设计46-474.2.2抗干扰设计474.2.3可靠性设计47-494.3版图设计49-514.3
7、.1时钟缓冲器版图49-504.3.2时钟占空比调节电路版图504.3.3分频电路版图50-514.4本章小结51-52第五章总结52-53致谢53-54参考文献
