一种用于高速流水线ADC的数字延迟锁相环电路.pdf

《一种用于高速流水线ADC的数字延迟锁相环电路.pdf》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、第42卷第6期微电子学V01．42．No．62012年12月MicroelectronicsDec．2012一种用于高速流水线ADC的数字延迟锁相环电路周洁“。，陈珍海。，于宗光，(1_江南大学物联网工程学院，江苏无锡214122；2．中国电子科技集团公司第五十八研究所，江苏无锡214035)摘要：给出了一种应用于高速流水线A／D转换器的数字延迟锁相环电路。该电路的锁定过程采用顺序查找算法，设计了锁定检测窗口，用来判断延迟后的输出时钟信号是否满足锁定条件，根据检测结果即时调整延时大小，能有效避免误锁现象，准确完成延迟锁相功能。该数字延迟锁相环采用SMIC0．18ttm1．

2、8VCMOS工艺实现，频率范围为40~250MHz。在输入最大频率下，仿真的锁定时间约为690as，抖动约为1．5ps。关键词：数字延迟锁相环；检测窗口；顺序查找算法；低抖动中图分类号：TN432文献标识码：A文章编号：1004—3365(2012)06—0827—05ADigitalDelayLockedLoopforHigh—SpeedPipelinedA／DConverterZHOUJie。CHENZhenhai，YUZongguang'(1．SchoolofIoTEngineering，JiangnanUniversity，Wuxi，Jiangsu214122，P

3、．R．C^ina；2．No．58ResearchInstitute，ChinaElectronicsTechnologyC-,roupC0．，Wuxi，Jiangsu214035，P．R．China)Abstract：Adigitaldelaylockedloop(DLL)forhigh-speedpipelinedADCwasdesigned．Sequentialsearchalgorithmwasusedinthelockingprocess．TheDLLdecidedifthedelayedoutputsignalmetlockingconditionsbylock

4、ingdetectwindow．Thedelaysizewasadjustedaccordingtothedetection，toavoidfalselocking．ImplementedinSMIC’S0．18um1．8VCMOSprocess，thedigita1DLLcouldoperatefrom40MHzto250MHz．Atmaximuminputfrequency，thesynthesizerhadalockingtimeofabout690asandajitterofabout1．5ps．Keywords：Digitaldelaylockedloop；De

5、tectwindow；Sequentialsearchalgorithm；LowjitterEEACC：2570D分为模拟DLL、数字DLL和混合模式DLLE2,33。模拟引言DLL和混合模式DLL的抗时钟抖动性和抗时钟偏斜性[4]比较好，但这也限制了频带范围。另外，模拟在混合信号系统中，A／D转换器(ADC)十分关DI需要更长的锁定时间和更大的芯片面积，模拟电键，它是连接模拟信号和数字信号的桥梁，其性能好路的敏感性也使它在不同工艺条件下的移植更困难，坏会直接影响整个系统的性能，因此对高速高性能其设计复杂度也较大。相比之下，数字DLL可以产ADC的设计要求越来越高。流水线

6、结构ADC能实生精确的延迟效果，基本不受工艺、电源和温度等因现高速高精度，被广泛应用，但流水线ADC中需要素影响，且锁定时间较短，设计更为简单[6_8]。时钟生成电路r1]，为流水线各级提供必要的时钟控本文设计了一种能够正确完成锁定的低抖动数制信号。字延迟锁相环电路，利用锁定检测机制，有效避免了目前，延迟锁相环(DI上)被广泛应用于时钟发生误锁现象，生成多相位时钟输出[9。3，为高速流水线器，它是1阶系统，稳定性好，没有抖动累积等，可以ADC提供了必要的时钟信号。收稿日期：2012—04-05；定稿日期：2012—05—10基金项目：江苏省333工程科研项目资助(BRA2

7、O111l5)828周洁等：一种用于高速流水线ADC的数字延迟锁相环电路大小，从而改变输出时钟信号的延时特性。2延迟锁相环电路单靠数字码控制的电容C～C9难以满足ADC所需的宽频率范围要求，因此增加了电容C0。延时图l所示为本文提出的数字延迟锁相环电路结负载模块中第一电容C0为模式控制电容，用来适应构，由数字延迟线、鉴相器、9位加／减计数器和时钟宽范围的时钟频率。当DLL工作在低速模式时，第相位运算电路组成。数字延迟线由24个相同的延一选择开关K0导通，将大电容C0接人到电容阵列，时单元组成，每个延时单元均由9位加／减计数器的