td_lte系统中咬尾卷积码译码器的fpga实现

《td_lte系统中咬尾卷积码译码器的fpga实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、TD_LTE系统中咬尾卷积码译码器的FPGA实现2010年3月第3期电子测试ELECTRONICTESTMar.2010No.3TD-LTE系统中咬尾卷积码译码器的FPGA实现林丹1，李小文2（1重庆邮电大学计算机学院，重庆400065；2重庆邮电大学通信学院重庆400065）摘要：在LTE中，为了获得正确无误的数据传输，要采用差错控制编码技术。LTE中是采用Viterbi和Turbo加速器来实现前向纠错。咬尾卷积码保证格形起始和终止于某个相同的状态，它具有不要求传输任何额外比特的优点。本文提出一种在FPGA中实现的咬尾卷积码的V

2、iterbi译码算法，并在Xilinx的XC3S500E13芯片上实现了该算法，最后对该算法性能进行了分析。关键字：LTE系统；咬尾卷积码；Viterbi译码；FPGA实现中图分类号：TN492文献标识：AFPGAimplementationofatail-bitingconvolutiondecoderapplicationonTD-LTEsystemLinDan1，LiXiaowen2（1CollegeofComputerScienceandTechnology,ChongQingUniversityofPostsandTel

3、ecommunications,ChongQing,400065,P.R.China；2CollegeofCommunication,ChongQingUniversityofPostsandTelecommunications,ChongQing,400065）Abstract:InLTEsystem,theerrorcontrolcodingtechniqueswasusedforattainingaccuratedatatransmitting.ViterbiandTurboacceleratorsappliedonLTEt

4、oachievetheFEC.Tail-bitingconvolutioncodetrellistoensureastartandterminateinthesamestate,ithasdoesnotrequireanyadditionalbitstransmittedadvantages.ThispaperpresentedanFPGAimplementationofViterbialgorithmbasedontail-bitingconvolutioncodes.ThisdecoderwasimplementedinXil

5、inx’sXC3S500Echip.Finally,thealgorithmperformancewasanalyzed.Keywords:LTEsystem;Tailbitingconvolutioncode;Viterbidecoder;FPGA013引言LTE采用下行正交频分多址（OFDM），上行单载波频分多址(SC-FDMA)的方式[1]。OFDM是LTE系统的主要特点，它的基本思想是把高速数据流分散到多个正交的子载波上传输，从而使子载波上的符号速率大大降低，符号持续时间大大加长，因而对时延扩展有较强的抵抗力，减小了符号间

6、干扰的影响[2]。在LTE系统中，为了获得正确无误的数据传输，要采用差错控制编码技术。很多数据通信标准采用卷积码作为前向纠错的方法[3]。采用这种编码方式的数据通常都使用码器移位寄存器，也就是编码器的起始状态和终止状态由包指定。这也隐含了在传输第一个符号前整个数据包对于编码器来说必须是可用的。另一种方法是先用开始的Z个数据比特初始化编码器，在这个时间内不传输任何输出符号，然后余下的（N-Z）个数据比特进行编码并传送，开始的Z13个比特紧跟在最后进行编码。这种方式同样使编码器的初始状态和终止状态相同。这种方法的优点是在编码开始前不需

7、要获得整个数据包，但是接收器接收到的编码后的序列不是正序。咬尾技术具有以下优点：●不影响编码率，总的传输比特为N/R；●不影响卷积码的错误校验属性。Viterbi译码器进行译码，Viterbi译码器受格形状态概率和分支度量的约束。传输的数据通常由一串0比特结尾，以强制编码器回到0状态，这样译码器能从已知的状态开始译码，但是信道必须传输额外的符号[4]。另一种方法是保证格形起始和终止于某个相同的状态，称之为咬尾技术，它具有不要求传输任何额外比特的优点。咬尾在几种流行的通信标准里使用，如IEEE802.16，LTE等。本文介绍了在FP

8、GA中实现的咬尾卷积码的Viterbi译码算法。算法在整体延迟一段时间后，正确输出译码结果。1咬尾卷积码咬尾卷积码的约束长度为7，编码率为1/3。卷积码的编码器配置如图1所示。编码器的移位寄存器的初始值应当设置为输入流的最后6位信息比特，这样移位寄